Vivado HLS(High-level Synthesis)笔记七：函数层面的优化

最新推荐文章于 2022-05-01 12:00:00 发布
最新推荐文章于 2022-05-01 12:00:00 发布
阅读量2.4k 收藏 17
点赞数 2
分类专栏： SNN（Spiking Neural Network，脉冲神经网络） 文章标签： HLS中函数层面的优化
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/h__ang/article/details/90141926
版权

一. 代码风格

在这里插入图片描述

  • 从函数这个角度来说代码风格，主要是看参数的数据类型，C++中的数据类型是以8为边界的，而实际硬件中我们可能会遇到任意精度的数据类型，因此我们一定在C++中定义为任意精度的数据类型；

二. lnline

在这里插入图片描述在这里插入图片描述

  • 对函数的Inline实际是去除函数的层次化，带来的好处是可以改善资源，不再需要调用函数的相关逻辑，对于小函数HLS会自动Inline，如果我们不希望，可以通过directive中的 -off这个选型来实现；

三. Allocation

在这里插入图片描述在这里插入图片描述

  • allocation定义了函数与相应的RTL model之间的关系；
  • allocation的影响，它实际上是在Latency和Area上做折衷；

四. Task Level Pipelining: Dataflow

在这里插入图片描述在这里插入图片描述在这里插入图片描述

  • 实际上是做并行处理，可以看到用到了channel，channel可以是ping-pong RAM，也可以是FIFO；
  • Dataflow可以作用于一些顺序处理的任务，比如函数或者循环，或者两者都有；
  • Dataflow是将顺序处理变为并行处理，使得当前任务不需要前面的任务结束才执行，可以并行处理，所以Dataflow允许任务之间有交叠，提高了数据吞吐量，降低了Latency；

总结：
在这里插入图片描述

月臻
关注
专栏目录
Vivado Hls 设计优化
weixin_36520607的博客
11-29 6141
在使用高层次综合时，创造高质量的RTL设计时，一个重要部分就是对C代码进行优化。Vivado Hls总是试图最小化loop和function的latency，为了实现这一点，它试图在loop和function上并行执行尽可能多的操作。在function级别上，高级综合总是试图并行执行function。 除了这些自动优化，directive是用来： （1） 并行执行多个tasks，例如，同一个函数
ug902-vivado-high-level-synthesis（中文）.pdf
08-09
ug902-vivado-high-level-synthesis（中文）、HLS学习必备开发文档
VIVADO HLS函数层面的优化
zhangningning1996的博客
07-19 786
VIVADO HLS函数层面的优化参考文献项目简述数据类型对函数实现inline操作函数的Allocation操作函数的dataflow操作总结 参考文献 [1]、lauren的FPGA(微信公众号) 项目简述 这篇文章简单从函数层面描述HLS约束的方法有哪些，进一步的掌握HLS的约束方法。 数据类型 要尽量使用任意精度数据类型。例子如下： 对函数实现inline操作 inline：将简单的函数进行合并。 例子如下： 阻止inline的方法如下： 可以看出把inline关掉的话，相应的资源与吞吐率得到
vivado HLS从实例看优化
热门推荐
wd1603926823的专栏
08-31 1万+
虽然看完了ug902关于vivado HLS优化的内容，但有点囫囵吞枣，所以想从实例去探索如何应用优化指令来达到最大的性能！ 一、第一个实例 #ifndef _XIANGANWO3_H_ #define _XIANGANWO3_H_ #include "hls_video.h" // maximum image size #define MAX_WIDTH 1936 #define MA...
Vivado HLS Pragma 学习（一）allocation/array_map/array_partition
FPGA
06-05 1941
1. allocation define and limit 对于某些function/operation/core instantiation 的次数 Place inside the the body of the function, loop or region where it will apply #pragma HLS allocation instances=<list> limit=<value> <type> <list>: 想要lim..
Vivado-hls使用实例
weixin_42905573的博客
04-19 2980
Vivado-hls使用实例【引言】本系列教程演示如何使用xilinx的HLS工具进行算法的硬件加速。分为三个部分，分别为HLS端IP设计，vivado硬件环境搭建，SDK端软件控制。在...
HLS实践 - 02 - 简单优化FIR设计
Vuko_Coding Zone
08-20 485
写在前面 本文对UG871提供的FIR滤波器进行简单的优化设计。 该工程的设计目标是： 创建具有最高吞吐量的此设计，最终设计应该能够处理输入有效信号提供的数据，产生伴随输出有效信号的输出数据。滤波器系数将存储在 FIR 设计外部的单端口 RAM 中。 创建工程并添加相关文件 FIR滤波器工程 ，添加introduction 的 Lab3中相关的C和H文件添加到工程。如图所示： 添加完成后，点击c synthesis，完成c综合可以得到综合后的设计报告。 分析综合报告 当前版本综合后的接口信息如下： 通
ug871-vivado-high-level-synthesis-tutorial.pdf
06-12
UG871 - Vivado Design Suite Tutorial: High-Level Synthesis (v2019.1)，UG871文档最新版本，适用于vivado 2017以及之后的版本
ug902-vivado-high-level-synthesis.pdf
06-12
Vivado HLS是Xilinx推出的一款高级综合工具，它是Vivado设计套件的一部分。UG902是Vivado HLS的用户指南，这份文档会详细介绍Vivado HLS的设计流程、库函数使用、编程样式和参考指南等，让用户可以更加高效地使用...
0 ug902-vivado-high-level-synthesis.pdf
08-13
该指南主要介绍高级综合（HLS）技术在 FPGA 设计中的应用，涵盖了高级综合的基础知识、使用 Vivado HLS 实现高效硬件设计、数据类型的选择、循环优化、数组操作等方面的内容。 高级综合（HLS）技术是 FPGA 设计中的...
HLS优化讲解含代码
01-23
发现这个文档很好的诠释了HLS的优化指令，因为有代码对比。甚至比ug902中的纯语言上讲解更给力。
xilinx Vivado HLS技术性能优化指南
07-22
该文档描述了使用HLS技术时如何进行性能优化，例如如何减少时延或减少面积。Vivado® 高层次综合（HLS）在所有 Vivado HLx 版本中以免费升级形式提供，可以实现直接使用 C，C++ 以及 System C 语言规范对赛灵思可编程器件进行编程，无需手动创建 RTL，从而可加速 IP 创建。
c_ug902-vivado-high-level-synthesis（中文）.pdf
08-22
初学Xilinx hls 资料，非常详细，大大提升FPGA开发的效率，官方推荐，全中文对于英文不好的朋友 可以看看。
HLS实践 - 05 - 分析并使用透视图优化操作
Vuko_Coding Zone
04-29 1004
写在前面 学习使用透视图进行分析代码运算瓶颈，根据透视图优化操作。 代码概览 双击Source文件夹中的dct.cpp文件，打开源代码进行查看。本示例使用 DCT 函数。 下图显示了此代码的概览。 图左侧显示了代码层次结构。 顶层函数 dct 有三个子函数：read_data、dct_2d 和 write_data。 函数 dct_2d 有一个子函数 dct_1d。 图中心显示了每个函数内部的循环，图右侧显示了如何通过函数和循环处理数据。 read_data函数执行，数据通过循环RD_Loo
HLS实践 - 06 - 优化设计
Vuko_Coding Zone
05-01 863
HLS优化概述 使用HLS创建高质量 RTL 设计的一个关键部分是能够将优化应用于 C 代码。 HLS总是试图最小化循环和函数的延迟。为此，在循环和函数内，它尝试并行执行尽可能多的操作。 在函数级别，HLS总是尝试并行执行函数。 除了这些自动优化之外，指令还用于： 并行执行多个任务，例如，同一函数的多次执行或同一循环的多次迭代。 这就是流水线。 重构阵列（块 RAM）、函数、循环和端口的物理实现，以提高数据的可用性并帮助数据更快地通过设计。 提供有关数据相关性或缺乏数据相关性的信息，从而允许执行更多优化。
HLS第二十九课（UG871，设计分析与优化）
Huskar_Liu的博客
10-30 809
设计优化的主要目标是优化II和latency。 High-level synthesis might automatically inline small functions to improve the quality of results (QoR). You can prevent this by adding the Inline directive with the -off option to any function being automatically inlined. 如果不希望小的子函
【Vivado那些事儿】高层次综合技术（HLS）原理浅析
OpenFPGA的博客
12-25 3214
【Vivado那些事儿】高层次综合技术（HLS）原理浅析说起高层次综合技术（High-level synthesis）的概念，现在有很多初学者简单地把它理解为可以自动把c/c++之类地高级...
Vivado HLS工作原理的理解
christne1225i的专栏
11-26 4425
HLS是把C/C++描述的算法 高层次综合成rtl, 实现时序和并行性。 1调度 安排用多少时钟周期，每个操作花费几个时钟周期，比如，加，乘，加+乘； 2控制逻辑提取 自动实现状态机的设计.控制逻辑与有限状态机有着紧密的联系，但并不是一一对应。 example: 3资源映射 执行某个操作用什么资源，比如在某个时钟下执行乘加操作，映射成dsp48,或者某个周期映射乘法器
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值