HLS环境搭建及Vivado基本开发流程

最新推荐文章于 2024-06-12 12:59:42 发布
最新推荐文章于 2024-06-12 12:59:42 发布
阅读量3.1k 收藏 25
点赞数 2
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_53088119/article/details/130721241
版权

目录

一、 HLS简介

1、基本概念

  • 高层次综合（High-level Synthesis）简称 HLS，指的是将高层次语言描述的逻辑结构，自动转换成低抽象级语言描述的电路模型的过程。
  • 所谓的高层次语言，包括 C、C++、SystemC 等，通常有着较高的抽象度，并且往往不具有时钟或时序的概念。相比之下，诸如 Verilog、VHDL、SystemVerilog 等低层次语言，通常用来描述时钟周期精确（cycle-accurate）的寄存器传输级电路模型，这也是当前 ASIC 或 FPGA 设计最为普遍使用的电路建模和描述方法。

2、与 VHDL/Verilog关联

  • 在 FPGA 硬件开发上，VHDL/Verilog 与 HLS 相比，就好比是几十年前的汇编语言与现在的 C 语言。
  • RTL（寄存器传输级别，基于 VHDL/Verilog 语言）逐步发展，但 VLSI 系统的复杂性呈指数级增长，使 RTL 设计和验证过程成为生产力的瓶颈。
  • HLS（高级综合）通过提高抽象级别， 可以减少最初的设计工作量，设计人员可以集中精力描述系统的行为，而不必花费时间来实现微体系结构的细节，且验证被加速、设计空间探索(DSE)更快、定位新平台非常简单、软件工程师可以访问HLS 等这些好处加在一起，减少了设计和验证时间，降低了开发成本，并降低了进行硬件项目的门槛，因此缩短了产品上市时间，并且在异构系统上使用硬件加速已成为更具吸引力的选择。
  • 但是在结果质量(QoR)上，HLS 工具还落后于 RTL，但 HLS的开发时间少、生产率高这些优点还是当前用于快速原型设计和较短上市时间的可行选择。

3、关键技术

关键技术：

1、字长分析和优化：使用任意字长的数据通路和运算，进行全局或局部的字长优化，从而达到性能提升和面积缩减的双重效果。

2、循环优化：流行的循环优化方法，就是所谓的多面体模型，即Polyhedral Model。多面体模型的应用非常广泛，在 HLS 里主要被用来将循环语句以空间多面体表示，然后根据边界约束和依赖关系，通过几何操作进行语句调度，从而实现循环的变换。

3、对软件并行性的支持：通过直接例化多个运算单元，实现任务的并行处理。
技术局限性：

1、字长分析和优化需要 HLS 的使用者对待综合的算法和数据集有深入的了解。

2、HLS 工具的结果质量（QoR）往往落后于手动寄存器传输级别（RTL）流程的质量。

3、在性能和执行时间上，HLS 设计的平均水平明显较差，但在延迟和最大频率方面，与 RTL 差异不那么明显，且 HLS 方法还会浪费基本资源。

二、HLS开发基本流程

1、HLS环境搭建

Vivado下载
百度云盘：https://pan.baidu.com/s/1jkurhTLgnxavgRnmi-JLDA
提取码：sygh
Vivado安装
点击xsetup.exe开始安装
在这里插入图片描述
标选三项同意
在这里插入图片描述
选择 Vivado HL Design Edition
在这里插入图片描述
选择存储位置，不能有中文
在这里插入图片描述
完成安装，安装时间较长

在这里插入图片描述
添加软件许可

在这里插入图片描述

2、HLS开发流程

说明：开发流程以LED为例

创建HLS工程

在这里插入图片描述
选择器件
在这里插入图片描述
添加文件
①源文件添加
点击Source，右键后，选择New File,创建文件
led.h

#ifndef _SHIFT_LED_H_
#define _SHIFT_LED_H_

#include "ap_int.h"
#define CNT_MAX 100000000
//#define CNT_MAX 100,100M时钟频率下计数一秒钟所需要的计数次数
#define FLASH_FLAG CNT_MAX-2
// typedef int led_t;
// typedef int cnt_t;
typedef ap_int<1> led_t;
typedef ap_int<32> cnt_t;
void flash_led(led_t *led_o , led_t led_i);

#endif

led.cpp

#include "led.h"

void flash_led(led_t *led_o , led_t led_i){
#pragma HLS INTERFACE ap_vld port=led_i
#pragma HLS INTERFACE ap_ovld port=led_o
	cnt_t i;
	for(i=0;i<CNT_MAX;i++){
		if(i==FLASH_FLAG){
			*led_o = ~led_i;
		}
	}
}

②仿真测试文件添加
右键Test Bench，选择New File
test_led.cpp

#include "led.h"
#include <stdio.h>

int main(){

	led_t led_i=0x01;
	led_t led_o;
	const int SHIFT_TIME = 4;
	int i;
	for(i=0;i<SHIFT_TIME;i++){
		flash_led(&led_o , led_i);
		led_i = led_o;
		printf("shift_out is %d \n",(int)(led_o&0x01));
	}
}

C仿真与C综合
点击project->project settings->synthesis->browser->选择顶层函数
在这里插入图片描述
②点击project->Run C Simulation(输出01交替，表示C仿真结果正确）
在这里插入图片描述

③点击Solution->Run C Synthesis->Active Solution
在这里插入图片描述
创建Vivado工程
①打开Vivado，选择Greate Project
在这里插入图片描述
②选择器件
在这里插入图片描述
导入HLS生成的IP核
①生成IP核
选择Solution->Export RTL
在这里插入图片描述
②导入
点击setting，选择IP->Repository,并且点击加号，选择solution，将会自动识别到IP，识别到后，点击Apply->OK
在这里插入图片描述
检验是否导入成功
在这里插入图片描述
生成IP
双击flash_led_1,默认选择，只有一步更改
在这里插入图片描述

添加实验代码
①选择Add Sources
在这里插入图片描述
在这里插入图片描述
代码内容

##############LED define################## 
set_property PACKAGE_PIN P15 [get_ports {led_o}] 
set_property IOSTANDARD LVCMOS33 [get_ports {led_o}]

##############Reset define################## 
set_property PACKAGE_PIN P16 [get_ports {rst_n}] 
set_property IOSTANDARD LVCMOS33 [get_ports {rst_n}]

##############50M CLK define################## 
create_clock -period 20.000 -name clk -waveform {0.000 10.000} [get_ports clk]
set_property PACKAGE_PIN N18 [get_ports {clk}] 
set_property IOSTANDARD LVCMOS33 [get_ports {clk}]

在这里插入图片描述
约束文件编写
①创建约束文件
在这里插入图片描述
在这里插入图片描述
代码内容

##############LED define################## 
set_property PACKAGE_PIN P15 [get_ports {led_o}] 
set_property IOSTANDARD LVCMOS33 [get_ports {led_o}]

##############Reset define################## 
set_property PACKAGE_PIN P16 [get_ports {rst_n}] 
set_property IOSTANDARD LVCMOS33 [get_ports {rst_n}]

##############50M CLK define################## 
create_clock -period 20.000 -name clk -waveform {0.000 10.000} [get_ports clk]
set_property PACKAGE_PIN N18 [get_ports {clk}] 
set_property IOSTANDARD LVCMOS33 [get_ports {clk}]

在这里插入图片描述
编译生成获取结果
①生成
在这里插入图片描述
②进行下载
点击Open Hardware Manager->Open target->Auto target
点击Program device,下载程序，直接点击Program
在这里插入图片描述

实验结果
在这里插入图片描述

三、参考与总结

参考：
主要参考都来自学姐，跟着学姐学习一步一步达成
学姐博客：https://blog.csdn.net/qq_43279579/article/details/117084706
总结
本次实验，主要是配置了HLS的开发环境，以及以led实例基本实现HLS的开发流程

Justinlevy
关注
  • 2
    点赞
  • 踩
  • 25
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
vivado安装教程
04-08
vivado安装教程，按步骤一步一步来，无需担心安装失败。
HLS开发手册
04-12
http live streaming document
Vivado 入门 —— HLS HelloWorld 流水灯（一）—— 制作 IP
ppqppl的博客
05-13 732
Vivado 入门 —— HLS HelloWorld 流水灯(一)—— 制作 IP Vivado HLS 新建项目 首先我们点击创建一个新的 Project ，这里和使用 Quartus 的方法相似 注意：这我们打开的不是 Vivado 而是 Vivado HLS 这里我们选择自己的路径，这里操作和 我们不需要添加文件，文件可以在后面添加进来，但是这里我们要设置好顶层文件名称： 配置 S...
ZYNQ之路--HLS入门示例分析（基于UG871)(一)
weixin_54358182的博客
10-07 1822
哈喽各位同学大家好，前一篇文章中，我们介绍了HLS的一些基础知识，以及Vivado HLS的工程结构和主界面等，本节我们就以官方UG871中的一个实例来体会HLS设计的落地过程。
HLS入门
最新发布
weixin_52345779的博客
06-12 748
本次实验了解了HLS的有关知识，学习了Soc芯片以及用C语言实现硬件对应的功能。其中遇到的问题主要在于生成IP核时有报错，参考前文中提到的博客解决问题，由于忘记我的电脑最近重做系统后没有安装python，而解决问题需要保证本机python版本要在2.7以上，重新安装python后得以解决。
VIVADO 创建一个RTL工程，即RTL Project
weixin_38873875的博客
03-22 1311
如果禁用此复选框，则在处创建项目文件（.xpr扩展名)，并且为项目创建的所有文件夹和数据文件都存储在该项目位置中。指定以下文件格式之一:Verilog文件(. v扩展名)，Verilog头文件(. vh扩展名),SystemVerilog文件(.sv扩展名)，VHDL文件(.vhdl扩展)，或内存文件(.mem扩展名)。注意：在与项目关联的RTL或netlist源文件相同的目录中找到的任何SDC或XDC文件都会自动列为要添加到项目中的约束文件。
Vivado-hls使用实例－详细教程
jingjiankai5228的博客
05-29 5517
【引言】 本系列教程演示如何使用xilinx的HLS工具进行算法的硬件加速。 分为三个部分，分别为HLS端IP设计，vivado硬件环境搭建，SDK端软件控制。 在HLS端，要将进行硬件加速的软件算法转换为RTL级电路，生成便于嵌入式使用的axi控制端口，进行数据的传输和模块的控...
vivado HLS的基本使用
qq_44741516的博客
07-26 2929
vivado hls的基本使用
HLS(一)Vivado高层次综合概述
qq_42935931的博客
11-05 3451
目录1.什么是FPGA？1.1 简介1.2 架构1.3 FPGA并行方式与处理器对比2.硬件设计基本概念2.1 时钟频率2.2 延迟2.3 吞吐率2.4 存储布局3.高层次综合3.1 概述3.2 运算​3.3 条件语句3.3循环3.5 函数3.6 动态内存申请3.7 指针4.以计算为中心的算法5.以控制为中心的算法6. Vivado HLS中的仿真6.1 概述6.2 软件测试台6.3 代码覆盖率6.4 未初始化变量6.5 内存越界6.6 C-RTL 联合仿真6.7 C++仿真无法适用的情况7.多个程序的集成
vivado HLS学习
w_dues的博客
02-28 969
高层次综合HLS（High Level Synthesis）是一种从更高抽象层次描述生产电路的技术，这项技术的出现使得电路设计不用再局限于使用硬件思维的电路设计语言，可以通过一定的编码方式使用C/C++进行电路设计，并使用相应的优化方法将电路资源最大化利用。HLS有三个关键的子流程，分别是行为描述，行为综合，分析与优化。
Vivado HLS介绍及IP核的设计流程
CSD_N_csdn的博客
07-24 5811
本篇主要是笔者个人对Vivado HLS软件的一些理解与介绍，及该软件的设计流程。 前言 Vivado HLS全称是Vivado High Level Synthesis，一般在安装Vivado的时候会默认附带安装。一般我们在用Vivado开发时，可以使用其自带的IP核，实现基本的数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等），IP核类似编程中的函数库，可以直接调用，非常方便。而Vivado中的IP核毕竟种类有限，而且并不总是能实现我们需要的功能，所以Vivado HLS
使用Vitis HLS生成 IP核 （verilog版和图形化版）
ECNU_sei_mfj的博客
11-19 2357
使用Vitis HLS生成 IP核 （verilog版和图形化版）
HLS官方文档（word版）
04-21
vivado HLS的官方文档，费尽了千辛万苦转换成的word版，便于翻译
VivadoHLS:学习使用Vivado HLS 2018.3开发数字系统所需的高级综合设计方法
03-11
在本资料中，所有的项目都是基于PYNQ-Z2进行，因此会涉及到如何将HLS设计部署到该开发板上，包括硬件平台的配置、软件环境的搭建以及程序的下载和运行。 8. **硬件加速**：学习如何利用Vivado HLS实现计算密集型...
基于Vivado图像算法处理的仿真搭建
05-16
在"基于Vivado图像算法处理的仿真搭建"这一主题中，我们将深入探讨如何利用Vivado的高级功能来优化图像处理算法的开发流程。 首先，Vivado中的IP Catalog（知识产权库）提供了一系列预构建的图像处理IP核，如JPEG...
Vivado与ModelSim/Matlab版本兼容性官方推荐表
04-19
总之，为了保证FPGA开发流程的顺利进行，开发者应该严格遵循Xilinx官方给出的版本兼容性表格，选择合适的Vivado、ModelSim和Matlab组合。此外，保持软件的更新也很重要，因为新版本通常会修复已知的问题，增加新的...
FPGA MPSoC_XCZU4EV驱动OV5640摄像头采集视频实现灰度显示（Vivado HLS实现）.zip
04-28
通过Vivado HLS（High-Level Synthesis）工具，可以将高级语言如C/C++的代码转换为底层的FPGA逻辑，简化了FPGA设计流程。 OV5640是一款常用的高清数字图像传感器，常用于移动设备和安防监控等领域。它能够提供高...
Vivado HLS 基本应用与图像处理
05-16
Vivado HLS 是 Xilinx 公司推出的一款高级综合工具，可以将 C/C++ 等高级语言代码转换为硬件描述语言 VHDL/Verilog，从而实现硬件加速。在图像处理领域，使用 Vivado HLS 可以将图像处理算法实现为硬件电路，提高算法运行速度和功耗效率。 以下是 Vivado HLS 在图像处理中的基本应用： 1. 图像滤波：图像滤波是图像处理中的基本操作，可以去除噪声、增强图像细节等。常用的滤波算法有均值滤波、中值滤波、高斯滤波等。使用 Vivado HLS 可以将这些算法实现为硬件电路，加速图像滤波操作。 2. 图像变换：图像变换是将图像从一个空间域转换到另一个空间域的操作，如傅里叶变换、小波变换等。这些变换算法需要大量的计算，使用 Vivado HLS 可以将其实现为硬件电路，提高计算速度。 3. 图像分割：图像分割是将图像分成多个区域的操作，常用的算法有阈值分割、边缘检测等。使用 Vivado HLS 可以将这些算法实现为硬件电路，提高图像分割速度。 4. 特征提取：图像特征提取是从图像中提取出特定的特征，如角点、边缘等。常用的特征提取算法有Harris角点检测、SIFT算法等。使用 Vivado HLS 可以将这些算法实现为硬件电路，提高特征提取速度。 总之，Vivado HLS 在图像处理领域中有着广泛的应用，可以加速图像处理算法的运行，提高系统性能。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值