DDR4内存基础

最新推荐文章于 2023-12-24 20:11:44 发布
最新推荐文章于 2023-12-24 20:11:44 发布
阅读量1.5k 收藏 6
点赞数 1
分类专栏： Linux 文章标签： DRR4 内存
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/han2529386161/article/details/103429666
版权

HP提供的DDR4 For Dummies，非常好的DDR4入门资料。

点击下载：DDR4 For Dummies

 

HanBlogs
关注
专栏目录
DDR4详细资料
11-17
详细描述DDR4的资料
ddr4 Memory 配置资料
09-29
主要用于DDR4 内存信息的读取，DDR4 MEMORY DOWN的配置，主要用于BIOS的配置！
FPGA DDR4 学习（二）
bingbang0703的博客
08-22 1686
上一期我们学习了DDR4的基础知识（没有学习的可以点击下面连接进去学习一下，还话是有必要知道基础知识才能进行下面的过程）
DDR4 设计概述以及分析仿真案例（硬件学习）
flomingo1的专栏
12-20 2287
服务器的性能需求越来越高，DDR4开始应用在一些高端设计中，然而目前关于DDR4的资料非常少，尤其是针对SI(信号完整性)部分以及相关中文资料，另外一方面，DDR4的高速率非常容易引起SI问题，一旦出现比如DDR4 Margin测试Fail之类的问题，会让很多设计者感到头疼，Debug过程非常困难，信号测试变得越来越困难，越来越不准确，而且很难验证，PCBLayout优化以后再打板验证的方式效率低下也增加了很多成本，在这种情况下，用信号仿真的方法来分析验证问题就方便了许多。在此整理出来供大家参考。
ddr4 基础
最新发布
Helping BIOSer become Awesome!
12-24 1241
DDR 控制器继续加入延时后发送DQS 信号， DDR4 芯片在DQS上升沿采样CK 信号， 发现CK=1, 则等待一段时间后， DDR4芯片将DQ 信号置高。RESET 释放拉高后， 需要等500US, CKE 才置高有效， 在这个期间DDR4 芯片完成内部初始化， 而这个初始化工作都不依赖外部时钟。DDR 控制器加入步进延时后发送DQS 信号， DDR4 芯片在DQS 上升沿采样CK 信号， 发现CK=0, 则DQ 仍然保持为0，DDR 会读取时钟信号的上升沿和下降沿上的数据。
DDR4入门知识
XinSiC的博客
08-16 1834
说到DDR，估计绝大多数人直接会想到的是电脑里面的存储器，但实际上DDR指的是：Double Data Rate（双倍速率），其实是一种快速实现的技术。驱动测试的实现，内容编写耗时几天，篇幅可能比较长，实用性强，本人一点点走下来，结合网络资源与自身实践，特总结本篇。：静态随机存储器，存取速度快，但是容量小，掉电后数据会丢失，制作成本较高，通常用来作为快取（Cache）记忆体使用。，行地址禁用，剩下16根地址线，留10根作为列地址线，剩下6根用来表示读写状态/刷新状态等复用功能。
DDR4内存条原理图及PCB
07-13
这些文件对于理解信号路径、电源分布和抗干扰措施至关重要，是设计和分析DDR4内存条的基础。 10. **BOM（Bill of Materials）**：".BomDoc"文件列出了制作DDR4内存条所需的全部元件，包括供应商、型号、数量等信息...
DDR4内存条PCB.rar
11-24
DDR4内存条是现代计算机系统中的关键组件，用于存储临时数据并提高处理器的运行速度。在深入探讨DDR4内存条的...掌握这些知识不仅能够帮助我们更好地理解和利用DDR4内存，还能够为未来更高性能的内存技术发展打下基础。
JEDEC DDR4 Datasheet spec
02-14
- JESD79-4：这是DDR4内存规范的基础版本，定义了DDR4内存的基本规格和技术要求。 - JESD79-4A：此版本可能包含了对基础规范的修订和增强，通常会修复一些初始规范中的问题或添加新的特性。 - JESD79-4B：版本B...
ddr4_dram.pdf
04-20
Micron DDR4 16Gb 用户手册 包含SDRAM颗粒详细时序要求以及读写操作。 可以作为DDRPHY MC开发参考资料，其中对写时序中timing要求描述相比较与JEDEC精确而易懂。
美光DDR4 16GB芯片手册
12-20
美光DDR4 16GB芯片手册 ddr4_16gb_1_2v_twindie_x4x8.pdf
海力士DDR4手册
01-09
The DDR4 SDRAM is a high-speed dynamic random-access memory internally configured as sixteen-banks, 4 bank group with 4 banks for each bank group for x4/x8 and eight-banks, 2 bank group with 4 banks for each bankgroup for x16 DRAM. The DDR4 SDRAM uses a 8n prefetch architecture to achieve high-speed operation. The 8n prefetch architecture is combined with an interface designed to transfer two data words per clock cycle at the I/O pins. A single read or write operation for the DDR4 SDRAM consists of a single 8n-bit wide, four clock data transfer at the internal DRAM core and eight corresponding n-bit wide, one-half clock cycle data transfers at the I/O pins. Read and write operation to the DDR4 SDRAM are burst oriented, start at a selected location, and continue for a burst length of eight or a ‘chopped’ burst of four in a programmed sequence. Operation begins with the registration of an ACTIVATE Command, which is then followed by a Read or Write command. The address bits registered coincident with the ACTIVATE Command are used to select the bank and row to be activated (BG0-BG1 in x4/8 and BG0 in x16 select the bankgroup; BA0-BA1 select the bank; A0-A17 select the row; refer to “DDR4 SDRAM Addressing” on datasheet). The address bits registered coincident with the Read or Write command are used to select the starting column location for the burst operation, determine if the auto precharge command is to be issued (via A10), and select BC4 or BL8 mode ‘on the fly’ (via A12) if enabled in the mode register. Prior to normal operation, the DDR4 SDRAM must be powered up and initialized in a predefined manner. The following sections provide detailed information covering device reset and initialization, register definition, command descriptions, and device operation.
LPDDR4 -JEDEC-SPEC和笔记
04-01
主要是LPDDR4的JEDEC标准和相关理解的地方都在PDF中做了备注，给有需要的小伙伴们
DDR4规范要求
03-05
1. DDR—动态随机存储器 2. tRC（row cycle time） --行循环时间 3. tRCD-----从行有效到读/写命令发出之间的时间间隔 4. tRRD（Row active to Row active delay） --行激活到激活延迟时间 5. tCK---时钟周期 6. AL(Additive latency)---附加的潜伏期 7. RL(Read latency)---------- 读选通潜伏期 8. WL(write latency)------ 写选通潜伏期 9. CL（CAS Latency ）----列地址脉冲选通潜伏期 10. tAC（Access Time from CLK）-----时钟触发后的访问时间 11. BL (Burst Lengths)-----突发长度 12. tRP（Row Precharge command Period）-----行预充电有效周期 13. DQS----数据选取脉冲 14. Precharge---预充电 15. Refresh—刷新，AR(auto refresh),SR(self refresh) 16. DLL--延迟锁定回路
DDR4笔记本内存条jedec标准设计规范
01-14
DDR4内存模块工作在1.2V的电压下，这比DDR3的1.5V或1.35V更低，有助于降低系统功耗。电源上电顺序有特定的规定，以确保内存稳定初始化，避免损坏。此外，还有关于Feed-Through Voltage (VFT)的规定，这是为了维持...
vivado DDR4 SDRAM（MIG）（2.2） IP核学习记录
热门推荐
yindq1220的博客
11-05 1万+
用户界面 PAGE 1 按照图中序号分别记录: 1.memory device interface speed 确认DDR4的运行时钟，框中填写的是DDR4的单时钟周期。例如，2400P DDR4的时钟速率为1200M，时钟周期为833ps。 2.DCI CASCADE（数字控制阻抗，digitally controlled impendence） DCI CASCADE用于约束单个或多个BANK的输出阻抗，使用该功能时，DDR4的时钟周期...
DDR4知识总结
ask_true的博客
06-14 2603
DDR4知识总结
DDR4规范.pdf
11-05
This document defines the DDR4 SDRAM specification, including features, functionalities, AC and DC characteristics, packages, and ball/signal assignments. The purpose of this Standard is to define the minimum set of requirements for JEDEC compliant 2 Gb through 16 Gb for x4, x8, and x16 DDR4 SDRAM
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值