s3c6410时钟体系

S3C6410时钟体系

S3C6410可以使用外部晶振（ XXTIpll ）(默认为12MHZ)和外部时钟（ XEXTCLK ）两种方式输入时钟信号。它由跳线OM[0]决定。S3C6410 默认的工作主频为12MHz（晶振频率），S3C6410有三个PLL，分别为APLL、MPLL和EPLL。其中APLL产生ACLK，给arm core使用。MPLL产生HCLK和PCLK。EPLL产生特殊的时钟，比如为USB提供48MHz时钟。

时钟初始化流程：

当锁相环配置好了后，处理器会进入lock time。这段时间是不工作的，之后会根据配置的进行工作。

根据上图，可以进行软件的设置，如下图:

一.设置lock time时，一般不去设置，使用默认值即可。

二.设置分频系数：如下图：

在U-boot中，APLL=533Mhz MPLL=533Mhz；

ARMCLK=APLLout/(DIVarm+1)（U-boot设置为533Mhz）

HCLKx2=MPLLout/(DIVhclkx2+1)（U-boot设置为266Mhz）

HCLK=HCLK/(DIVhclk+1)（U-boot设置为133Mhz）

Pclk=Hclkx2/(DIVpclk+1)（U-boot设置为66Mhz）

通过设置CLK_DIV0和DIV_VAL寄存器设置

三：设置CPU为异步工作模式

通过设置Other寄存器，地址为0x7e00f900,Other第六位SYNCMUX为0时，采用MPLL产生时钟，为1时，采用APLL产生时钟，采用异步模式时，采用MPLL模式，同步模式采用APLL

四：设置Fclk

采用APLL_CON （0x7E00_F00C）

MPLL_CON（0x7E00_F010）两个寄存器设置

根据下图，设置MDIV=266 PDIV=3 SDIV=1

附上初始化程序：

#define CLK_DIV0 0x7e00f020

#define OTHERS 0x7e00f900

#define MPLL_CON 0x7e00f010

#define APLL_CON 0x7e00f00c

#define CLK_SRC 0x7e00f01c

#define DIV_VAL ((0x0<<0)|(0x1<<9)|(0x1<<8)|(0x3<<12))

#define PLL_VAL ((1<<31)|(266<<16)|(3<<8)|(1<<0))

init_clock:

ldr r0, =CLK_DIV0

ldr r1, =DIV_VAL

str r1, [r0]

ldr r0, =OTHERS

ldr r1, [r0]

bic r1,r1,#0xc0

str r1, [r0]

ldr r0, =APLL_CON

ldr r1, =PLL_VAL

str r1, [r0]

ldr r0, =MPLL_CON

ldr r1, =PLL_VAL

str r1, [r0]

ldr r0, =CLK_SRC

mov r1, #0x3

str r1, [r0]

mov pc, lr