Holden_Liu的博客

会在用户约束的基础上，做一些自动“修正”，以此来优化随机激励，提高随机多样性，加速覆盖率收敛，缩短 turn-around time。是vcs提供的用于优化覆盖率的feature；等约束了变量的随机概率，而。

总的来看，使用->或者if-else时，参数的概率分布会变得复杂且不易理解，尤其涉及到多条件蕴含时，某些参数的概率分布很难做出预期，因此更加需要后续的功能覆盖率加以分析，找出不合理的约束。

浏览eetop有段时间了，一直想写点东西，最近才有空。仅仅是有感而发，也算是向那些无私提供方法的人致敬！我想以EFA team的一段经典声明开始，EFA好熟悉的名字，好多年了很多人用过EFA的keygen，又有几个人知道EFA是EDA For All的简称？！———————————————————————————————————— IMPORTANT NOTICE TO YOU!!TeamEFA (Eda For All) supplies this st

文档与源码：User Guide: Verdi_Power_Aware_Debug.pdf in $VERDI_HOME/docdemo: $VERDI_HOME/demo/power/upf_demo介绍：Verdi_Power_Aware: 使用VCS-NLP对带UPF的RTL进行仿真，$fsdbDumpvars("+power") dump power相关信息，用于low power case debug。准备：upf_demo: 顶层module system.v(7个power do

Verilog作为硬件行为级描述语言，提供了四种状态来模拟实际电路的电平状态，1，0，x，z在整个设计流程，包含了Simulation,Formal Verification,Equivalence Checking,Synthesis,Code Coverage,Power State等不同阶段或概念，X态在不同context（上下文/语境）下也存在不同的semantics语义。Synthesis Semantics在逻辑综合时，X态常被看作是一种“无所谓"的赋值，don't-care X-assi

接上一篇：????interface clocking block使用 及 verdi capture delta cycleGlitch: a transition that occurs on a signal before the signal settles to its intended value.Glitch一般由竞争导致，有些glitch的时间宽度为0，这种glitch需要加上+fsdb+glitch=0dump才可以在波形上查看到。nWave上View -> Display Gl

clocking blockInput (or inout) signals are sampled at the designated clock event. If an input skew is specified, then the signal is sampled at skew time units before the clock event. Similarly, output (or inout) signals are driven skew simulation time uni

-cc指定C编译器，默认使用

待续

armcc -g

文档与源码：User Guide: Verdi_Performance_Analyzer.pdf in $VERDI_HOME/doctestbench: 使用SNPS VIP的examples待续。。。

文档与源码：User Guide: UVMDebugUserGuide.pdf VCApps_Protocol_Analyzer.pdf in $VERDI_HOME/doctestbench: 使用SNPS VIP的examples介绍：Verdi UVM Debug tool: 针对UVM 平台的debug工具，可以像打开RTL一样，层次化显示testbench，便于阅读。同时针对UVM特有的Resource,Factory,Phase,Sequence,Register,T...

目录文档与源码：介绍：准备：使用：待续：文档与源码：User Guide: Verdi_Transaction_and_Protocol_Debug.pdf in $VERDI_HOME/docVerdi online doc:https://solvnet.synopsys.com/dow_retrieve/latest/verdi/verdi_olh/index.htm#page/ //need log in SolvNet beforetestbench...

+ntb_solver_mode=1|21: 在第一次对每个类调用randomize()期间，求解器在分析约束方面花费了更多的预处理时间。对这个类的后续调用randomize()非常快。2: 求解器只做最少的预处理，并分析对randomize()的每次调用中的约束。默认是2。所以使用VCS时，如果对某一个class多次randomize, 适用+ntb_solver_mode=1+ntb_solver_debug=trace_all trace所有randomize时solv...

Verdi : 在Tool->Preferences Paint Waveform with Specifled Color/Pattern快捷键高亮：t 或者 cDVE:

详细使用参考用户手册。$shm_open(“wave.shm”, , , , , ,) 1 2 3 4 5 6位置1：波形数据*.trn file存放的文件夹名字位置2：值为空位置3：设置波形数据的最大容量。单位：bytes。值为空则无上限位置4: 值为空位置5: ...

lmgrd : 可以获得licence server的 port@host.lmcksum -c port@host : 相当于打开licence file其中：SERVER ：hostname hostid port_idDAEMON:cdslmd(cadence vendor name)Daemon的路径FEATURE: EDA工具可以使用的feature，版本...

Cadence以前覆盖率收集的工具是Incisive Comprehensive Coverage (ICC)，现在整合到IMC中了。使用IMC首先要加载 mdv(MDVMAIN)模块在Makefile的run命令后加上覆盖率收集相关配置：-covfile xxx.f #配置imc相关内容xxx.f 示例内容,具体参考 cdnshelp 内容：select_coverage -...