Ultrascale/Ultrascale+ FPGA GTH IP及结构详解（二）

已于 2022-12-01 13:28:10 修改
阅读量4.2k 收藏 59
点赞数 9
分类专栏： FPGA UltraScale 文章标签： fpga开发
于 2022-12-01 13:27:20 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/houzi6320/article/details/128095735
版权

一、Physical Resource界面对应GTH结构说明

 1.free-running and DRP时钟频率

        该IP选项是设置用于提供GTH Transceiver core和example中给helper block模块使用 时钟，同时用于提供给DRP接口的时钟，在gth ip的文档中对该时钟需设置的频率给出了说明：

1）当RXUSRCLK2频率小于等于TXUSRCLK2，则选择Fupper最小频率或是RXUSRCLK2频率；

2）当RXUSRCLK2频率大于TXUSRCLK2，则选择Fupper最小频率或是TXUSRCLK2频率；

那么下面简单介绍DRP的接口描述及时序； 

 1.1DRP接口        

       动态重配置端口DRP允许动态改变GTHE3/4_CHANNEL和GTHE3/4_COMMON源语的参数。DRP接口是一个处理器友好的同步接口，具有地址总线(DRPADDR)，读(DRPDO)和写(DRPDI)数据独立分开；一个使能信号(DRPEN)，读写控制信号（DRPWE），和一个ready/vaild（DRPRDY）作为控制信号来实现读写的操作、表明操作完成或是表明数据有效。

（1）DRP写接口时序： 当DRPRDY有效时，新的DRP操纵执行。

   （2）DRP读接口时序： 当DRPRDY有效时，新的DRP操纵执行。

（3） 端口描述：

        对于GTHE3/4_CHANNEL源语的DRP接口：

端口

方向

时钟域

描述

DRPADDR[8:0]

In

DRPCLK

只用于UltraScale FPGAs

DRPADDR[9:0]

In

DRPCLK

只用于UltraScale+ FPGAs

DRPCLK

In

N/A

DRP接口时钟

DRPEN

In

DRPCLK

DRP使能信号

1：读写使能操作

对于写操作，DRPEN和DRPWE同时在一个DRPCLK时钟周期拉高有效

DRPDI[15:0]

In

DRPCLK

写配置数据总线

DRPRDY

Out

DRPCLK

表明写操作完成标志和读操作数据有效；

  1. 如果读写寄存器，则该信号要拉高6个DRPCLK时钟周期；
  2. 如果只是读寄存器，那么该信号的有效时钟周期个数要由DRPCLK和 USRCLK的关系来决定；
  3. 如果只是读寄存器，在500个DRPCLK时钟周期内DRPRDY没有拉高，则需要复位DRP接口；
  4. UltraScale FPGAs使用PCSRSVDIN[2]接口复位
  5. UltraScale+ FPGAs使用DRPRST复位

DRPDO[15:0]

Out

DRPCLK

从配置端口中读取数据总线

DRPWE

In

DRPCLK

DRP写使能

0：当DRPEN为1时读操作；

1：当DRPEN为0时写操作；

PCSRSVDIN[2]

In

Aysnc

只用于UltraScale FPGAs复位

DRPRST

In

DRPCLK

只用于UltraScale+ FPGAs复位

对于GTHE3/4_COMMON源语的DRP接口：

端口

方向

时钟域

描述

DRPADDR[8:0]

In

DRPCLK

只用于UltraScale FPGAs

DRPADDR[15:0]

In

DRPCLK

只用于UltraScale+ FPGAs

DRPCLK

In

N/A

DRP接口时钟

DRPEN

In

DRPCLK

DRP使能信号

1：读写使能操作

对于写操作，DRPEN和DRPWE同时在一个DRPCLK时钟周期拉高有效

DRPDI[15:0]

In

DRPCLK

写配置数据总线

DRPRDY

Out

DRPCLK

表明写操作完成标志和读操作数据有效；

  1. 如果读写寄存器，则该信号要拉高6个DRPCLK时钟周期；

DRPDO[15:0]

Out

DRPCLK

从配置端口中读取数据总线

DRPWE

In

DRPCLK

DRP写使能

0：当DRPEN为1时读操作；

1：当DRPEN为0时写操作；

 可以通过IP界限将需要的信号勾选，如下图所示：

 2.TX/RX Master CHannel

        当有多个Channel通道使能时，需要选择TX和RX的主通道，主要是为了驱动example中的user clocking network helper block的时钟源；

        当下面的channel只选择一个时，该IP选项会变成灰色不用选择；

 3.Channel table

       该选项用于选择使用channel的位置、外部参考时钟；该表格中的channel数量及位置与FPGA device的型号有关。

   当选择完成后，左边会将选择的结果显示出来；

（1）选择参考时钟源；

（2）选择GHT channel;

3.1参考时钟的选择和分布

在架构上一个Quad(或Q)的概念是包含：

  1. 一组4个GTHE3/4_CHANNEL源语（也就是4个GTH transceivers）；
  2. 一个GTHE3/4_COMMON源语；
  3. 两个专用的外部参考时钟对；
  4. 专用南北参考时钟布线；

   对于一个Quad的参考时钟可以来自它下边的两个Quad (Q(n–1) 或 Q(n-2))的GTNORTHREFCLK，也可以来自它上边的两个Quad (Q(n+1) or Q(n+2))的GTSOUTHREFCLK；也就是说每个GTH transceivers通道有6个参考时钟可以使用。

  1. QPLL和CPLL多个参考时钟选择

当有多个参考时钟输入时，QPLL会通过端口QPLL0/1REFCLKSEL，CPLL通过端口CPLLREFCLKSEL选择所需要的时钟，如下图所示；例如，当输入的参考时钟是GTREFCLK00/01时，QPLL0/1REFCLKSEL则为3’b001，这个连接是由Xlinx工具完成的，但是也是通过界面去设置

  1. 单参考时钟用户使用

        每个Quad都有两对差分参考时钟，无论使用其中一个时，都需要例化IBUFDS_GTE3/4源语，输出的O给GTHE3/4_COMMON和GTHE3/4_CHANNEL源语的GTREFCLK0端口，如下图所示；

同时，上一小节也讲到Quad的时钟你可以给它上下两个的Quad使用，如下图所示；

2.多个参考时钟用户使用

        当一个Quad使用多个参考时钟时，每个输入的参考时钟都必须例化自己的IBUDFS_GTE3源语使用，如下图所示；但QPLL或CPLL使用哪个参考时钟就需要用户自己去选择设置。在这种模式下，Xilinx工具不会主动给完成，而是由用户去完成；

        同时，上一小节也讲到Quad的时钟你可以给它上下两个的Quad使用，如下图所示；

注意：

  1. 外部多个参考时钟使用，他们都是要来自同一个晶振输出;
  2. 多速率的设计可能需要动态改变使用参考时钟源，当动态改变后需要复位CPLL或是QPLL的复位端口；
  3. 从Transceiver输出的TXOUTCLK和RXOUTCLK必须使用BUFG_GT buffer；

二、Optional Features界面

2.1Receiver comma detection and alignment

1.Valid comma values for 8B/10B encoding

        该设置选项用于选择是所有的8B/10B comma作为comma字符，还是将IEEE Std 802.3指定的comma作为comma字符；

（1）8B/10B编码

        8b10b编码一句话概括起来就是把8bit的数据变成10bit的数据，其中所有1或0的个数不会超过6个，并且连续的1或0的个数不会超过4个。这样原本1024的汉明空间编码后就大大减小了。其中有256个data码和12K码控制码。这样数据和控制码不会重合。 

        GTH transceiver建立8B/10B TX路径是为了编码TX data无需消耗device资源。dan使能8B/10B编码会增加TX的路径延时。
这里写图片描述

        其中K28.1，K28.5，K28.7可以作为分隔码，也叫comma码，用于接收端在串行的数据流中找到字节边界。常用的K28.5即0xBC。 

 （2）那什么是为comma码，K码？

        在serdes上面的高速串行流在接收端需要重新串并转化成多字并行，怎么找到字的边界进行对齐呢？ 这就需要一个特殊的序列，这就是comma码。 传输过程中需要的一些控制，最好不要和数据冲突了，这就是K码。

        在8B/10B的编码中可以看到特殊的码（K码），他主要用于控制功能。其中TXCTRL2端口被用于表示在TXDATA上的数据是否是K码或是常规数据。当TXCTRL2拉高后，8B/10B编码器会检查接收的TXDATA字节是否和任意K码匹配。

        K28.5字符用于识别一帧数据的开始，数据发送时以字为单位传输，在接口处数据是32位，用于字节对齐与数据同步。检测到帧同步信号（K28.5）时，根据所处的位置将同步字符提取出来删掉，剩余部分为有效数据。

 2.comma detection

         该选项用于选择comma的类型（默认选择K28.5，代码发送及检测8'hBC），以及comma检测方式（单独选择plus或minus，还是两者组合）；

3.comma alignment

        该选项用于选择comma检测对齐是任意字节、双字节还是4字节的方式。

FPGA干货店
关注
  • 9
    点赞
  • 踩
  • 59
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
Xilinx ZYNQ简介之Zynq® UltraScale+™系列
想你所想，做你所做
06-15 2521
一、Zynq-7000 系列ZYNQ （全称是 Zynq-7000 All Programmable SoC全可编程片上系统APSoC）是赛灵思公司（Xilinx）推出的新一代全可编程片上系统（APSoC），它将处理器的软件可编程性与 FPGA 的硬件可编程性进行完美整合，以提供无与伦比的系统性能、灵活性与可扩展性。与传统 SoC解决方案不同的是，高度灵活的可编程逻辑（FPGA）可以实现系统的优化和差异化，允许添加定制外设与加速器，从而适应各种广泛的应用。ZYNQ 的本质特征，是它组合了一个双核 ARM C
第1章 Xilinx新一代UltraScale结构（1）
weixin_70842275的博客
06-28 938
PLL比MMCM的特性要少得多，在一个时钟管理单元内的两个PLL， 其基本上是为专用的存储器接口电路提供必要的时钟。一个CLB包含一 个切片（Slice），每个切片提供8个6输入的查找表，16个触发器，切 片中的查找表（Look Up Table, LUT）按列排列。从图中可以看出， 基本的结构是由表示分段时钟行和列的CR块构成，CR以一个单元的方 式排列，从而就可以构造出行和列。每个CLB的切片内有16个存储元素，其中的每一个存储元素都可以 配置为边沿触发的D触发器，或者电平触发的锁存器。
FPGA GTH 实现QSFP光口通信（三）——单路数据对齐
weixin_44327074的博客
04-15 1566
UltraScale xczu9eg 平台 GTH ，实现光口通信单路数据的对齐。
Xilinx FPGA GTX的DRP速率配置详解
热门推荐
月隐博客
01-24 1万+
本文用于讲解xilinx FPGA中的GTX的DRP的配置情况，用示例讲解配置过程。 GTX 是FPGA的高速bank 信号模块； DRP即Dynamic Reconfiguration Port，动态重配置端口，允许动态修改设备的参数。
【Xilinx】常用的全局时钟资源相关Xilinx器件原语
最新发布
sqqwm的专栏
05-20 1090
【Xilinx】常用的全局时钟资源相关Xilinx器件原语：IBUFG、IBUFGDS、OBUFGDS 和 IBUFDS、OBUFDS、BUFG、BUFGP、BUFGCE、IBUFDS_GTXE1
基于ZYNQ XCZU4CG的GTH的IP配置
weixin_56340873的博客
11-26 1116
锁相环种类，也就是收发器的时钟来源。在PMA到PCS过程中时钟不匹配，要么用BUFF进行缓存（会引入延迟），要么采用相位控制器，使能BUFF就采用BUFF进行缓存，否则采用相位调整器。设置差分信号的摆幅（swing）和加重类型（emphasis mode），PCIE，QPI，custom（自定义）等。线上的数据，实际有效数据速率与编码方式有关，这里以64/66B编码方式为例，计算实际有效数据速率：根据实际情况选择。：GT的种类，有GTX，GTR，GTH等，本次开发板上资源只有GTH，所以选择GTH。
FPGA GTH 全网最细讲解，aurora 8b/10b协议，HDMI板对板视频传输，提供2套工程源码和技术支持
qq_41667729的博客
09-06 2066
FPGA GTH 全网最细讲解，aurora 8b/10b协议，HDMI板对板视频传输，提供2套工程源码和技术支持 本文使用Xilinx的Virtex7 FPGA的GTH资源做视频传输实验，视频源有两种，分别对应开发者手里有没有摄像头的情况，一种是使用笔记本电脑模拟HDMI视频，silicon9011解码输入的HDMI为GRB后供FPGA使用；如果你得手里没有摄像头，或者你得开发板没有HDMI输入接口，则可使用代码内部生成的动态彩条模拟摄像头视频；视频源的选择通过代码顶层的`define宏定义进行，默认使
FPGA高端项目：UltraScale GTH + SDI 视频编解码，SDI无缓存回环输出，提供2套工程源码和技术支持
qq_41667729的博客
12-07 1704
FPGA高端项目：UltraScale GTH + SDI 视频编解码，SDI无缓存会还输出，提供2套工程源码和技术支持 本文使用Xilinx的Zynq UltraScale+MPSoCs--xczu7ev-ffvc1156-2-i 型号的FPGA实现UltraScale GTH + SDI 视频编解码；摄像头为标准的3G-SDI摄像头，开发板板载LMH0384芯片，SDI视频经过LMH0384起到均衡EQ的作用，也可以理解为单端转差分；然后调用Xilinx官方的UltraScale GTH IP核实现SD
UltraScale+ GTH ip核使用
swang_shan的博客
10-08 5253
主要介绍GTH的IP核使用。
ZYNQ-XADC使用
Vuko_Coding Zone
05-23 7796
学习内容 本文首先介绍了ZYNQ的XADC的相关内容，并学习使用ZYNQ芯片中的XADC测量芯片内部的温度电压等参数，然后进行串口打印输出。 开发环境 vivado 18.3&SDK，PYNQ-Z2开发板。 XADC介绍 简介 Xilinx模拟信号转换模块，称为XADC，是一个硬核。它具有JTAG和DRP接口用于访问7系列FPGA中的XADC状态和控制寄存器。Zynq-7000 SoC器件添加了第三个接口，即PS-XADC接口，用于PS软件进行控制XADC。 Zynq-7000器件将灵活的模数转换器
vivado快捷键设置 放大代码_Xilinx（K7）和CycloneV之间的光纤通信设置
weixin_42401137的博客
12-20 617
原创：纳兰公子 明德扬FPGA科教本文为明德扬原创文章，转载请注明出处！今天跟大家分享基于Xilinx K7和C5之间的光纤通信，本工程是K7例化四个速率都是3.125Gbps的光纤GTX的IP核的设置，C5例化的是两个GTX的IP核的设置，然后一个K7的板卡和两个C5的板卡连接。一、例化K7的光纤的IP核1、打开Vivado光纤工程。这里我选择的是明德扬的工程，芯片型号为XC7K325t...
XILINX_UltraScale_Plus_GTY_GTH_2D_RX_Margin_Analysis_cn.rar
12-08
XILINX_UltraScale_Plus_GTY_GTH_2D_RX_Margin_Analysis_cn
xilinx推出容量FPGA— Virtex UltraScale+器件
01-20
适应和智能计算的企业赛灵思公司（Xilinx， Inc.，（NASDAQ:XLNX））今天宣布推出容量的 FPGA – Virtex UltraScale+ VU19P，从而进一步扩展了旗下 16 纳米 （nm） Virtex? UltraScale+? 产品系列。VU19P拥有 350 亿...
XILINX UltraScale and UltraScale+ FPGAs Packaging and Pino ug575
10-28
UltraScale and UltraScale+ FPGAs Packaging and Pinouts
基于UltraScale+FPGA可编程逻辑DCI互连盒设计
07-13
随着实施基于云的服务和机器到机器通信所产生的数据呈指数级增长，数据中心面临重重挑战。
Maxim为Xilinx UltraScale FPGA参考设计提供电源管理方案
10-19
宣布成为Xilinx UltraScale FPGA电源方案的主要供应商，Maxim为三款Xilinx FPGA参考设计提供电源管理方案。 　此次合作中，Maxim采用了十分灵活的InTune数字电源产品，并首次将高密度、高效率的Volterra技术应用到...
基于UltraScale架构的FPGA配置方法及实现.pdf
07-13
基于UltraScale架构的FPGA配置方法及实现.pdf
drp之Model1&model2
唐欢
05-20 1105
Model1和Model2实际上就是对用JSP技术开发的Web应用的不同模型的描述.Model1采用的是JSP+JavaBean技术开发Web应用.Model2采用JSP+Servlet+JavaBean技术开发应用.   一.Model1 Model1中,JSP实现页面显示,业务逻辑和流程控制,数据处理有JavaBean完成,在JSP技术使用初期,这种以JSP为中心.想要更好的了解Mode
DRP经验总结
weixin_33888907的博客
08-06 266
思想 指导 从开始看DRP项目到完成已经有三个月左右的时间了，这是一个足够长的视频，当看第一集的时候就再想，啥时候看完呢？其间，也断断续续，有时看的效率高有时相反，有时几天看不了几集，好在总算看完了收费还是挺多的，对于Java中的Web开发涉及到的技术有了些掌握和了解，这同.NET中的类似又有着不同，其中的秘密还需要自己体会，博大精深。先说说思想因为它比较重要，如果有好的思...
UltraScale/UltraScale+ GTH/GTY 收发器时钟
06-01
UltraScale/UltraScale+ GTH/GTY 收发器的时钟是非常重要的，它可以影响到收发器的性能和稳定性。在设计中，需要仔细规划时钟的输入和分配，以确保系统的可靠性和稳定性。 在 UltraScale/UltraScale+ GTH/GTY 收发器中，时钟有两种类型：参考时钟和数据时钟。参考时钟是用于同步收发器的内部时钟，数据时钟是用于数据传输的时钟。 对于参考时钟，可以使用外部时钟源提供时钟信号。通常，参考时钟需要严格控制时钟偏移和抖动，以确保收发器的性能和稳定性。在实际设计中，可以使用 PLL 或其他时钟管理电路对参考时钟进行处理和过滤，以确保时钟信号的稳定性和准确性。 对于数据时钟，需要根据具体的应用需求进行设计。通常，数据时钟需要与数据的采样率相匹配，并且需要满足时钟偏移和抖动的要求。在实际设计中，可以使用 PLL 或其他时钟管理电路对数据时钟进行处理和过滤，以确保时钟信号的稳定性和准确性。 需要注意的是，时钟输入和分配的规划需要根据具体的应用需求进行调整。在实际设计中，还需要进行特定的测试和调整，以确保收发器能够正常工作。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值