触发器应用

1．实验目的 （1）熟悉各类触发器的逻辑功能和测试方法。 （2）掌握触发器逻辑功能的转换。 （3）掌握时序电路的基本设计方法。 （4）学会应用时序电路的基本设计方法进行自主设计实现任务功能。 2．实验仪器及器件 示波器、信号发生器、直流电源、万用表、口袋实验平台、FPGA实验板、4D触发器 74HC175、基本逻辑门、发光二极管及电阻若干。 3．实验原理 触发器是具有记忆功能的基本逻辑单元电路，是构成时序电路的基本单元电路。它具有 两个稳定状态，在外界信号的作用下，可以从一个稳定状态翻转到另一个稳定状态，是构成 时序电路的主要元件。触发器有不同的分类方法，按触发方式分类有电位触发方式、主从触 发方式和边沿触发方式；按逻辑功能分类有R-S触发器、J-K触发器、D触发器和T触发器四 种。 （1）基本触发器 ● R-S触发器 最简单的触发器是基本R-S触发器，图3-1示出用两个与非门构成的基本R-S触发器。 正常工作时触发器的两个输入端总是处于相反的状态。Q端称为原码输出端，Q端称为反码 输出端，d R称为置0输入端（或复位端），d S称为置1输入端（或置位端），其功能表如表 3-1所示。基本R-S触发器的特点是没有同步触发脉冲，输入信号直接控制输出端的状态。 基本R-S触发器是组成各种性能更完善的触发器的基础。 表3-1 RS触发器功能表 ● J-K触发器 JK触发器的控制输入端为J和K，它是从RS触发器演变来的，是针对RS触发器逻辑 功能不完善的一种改进。主从J-K触发器由两个R-S触发器组成，它利用两个触发器翻转时 间的不同来克服R-S触发器的空翻现象。其功能表如表3-2所示。 ● D触发器 D触发器由六个与非门组成，利用维持－阻塞电路克服了空翻现象。D触发器最常见的 触发方式是上升沿触发。触发器在CP脉冲上升沿翻转，翻转结果取决于CP上升沿到达瞬 间，输入信号D的状态。其功能表如表3-3所示。 d R d S Q 0 1 1 0 1 1 0 0 0 1 不变 不允许 & & Q Rd Sd Q 图3-1 与非门构成的基本RS触发器 ● T触发器 将JK触发器的J端和K端接在一起，称为T端，构成T触发器。其功能表如表3-4所 示。 ● T’触发器 当T触发器的T端为1时，特征方程 + n n 1= Q Q ，被称为T ’触发器。 表3-2 JK触发器功能表 J n K n Q n + 1 1 0 说明 1 0 1 置1 0 n 1 1 Q 置0 计数翻转 0 0 Q n 保持 表3-3 D触发器功能表 D n Q n + 1 0 0 表3-4 T触发器功能表 说明 置0 T n Q n + 1 说明 0 Q n 保持 1 1 置1 （2）触发器之间的互换 n 1 Q 计数翻转 J-K 触发器主要是主从式的，D触发器主要是维持-阻塞式的。J-K、D和T触发器是目 前常用的三种触发器，前两种有专门的产品，T触发器则不多见。因此，在应用中，常常需 要用一种触发器实现另一种触发器的逻辑功能。和基本门电路一样，触发器之间也可以进行 逻辑功能的互换。 触发器逻辑功能的互换有两种方法。其一是应用状态方程进行转化。其二则采用触发器 的转换激励表，即把要转换的两类触发器的激励表组合成一个激励表，根据这个激励表确定 转换状态的逻辑关系，再通过卡诺图将这种逻辑关系用最小化的布尔表达式表示出来，确定 转换方程，设计转化电路。前者适用于转换的触发器的状态方程比较简单的情况，后者则用 于状态方程比较复杂的时候。