FPGA设计之硬件篇(二)

本文深入探讨FPGA设计中的数据串并转换,重点讲述如何避免数据位丢失,包括同步和异步转换的实现。通过举例说明如何处理不同时钟频率和数据位长度的问题,并强调理解时隙关系在防止数据丢失中的关键作用。同时,提到该知识点对理解移动通信中的NRZ码算法的重要性。
摘要由CSDN通过智能技术生成

上次大致写了篇关于FPGA硬件设计的散文,这次写写专业点的东西。。。

     进入社会才发现往往人们是身不由己,之前想找份专做FPGA的,发现在武汉这边动不动就是研生,起步太高,我曾经发泄过,为什么自己就不能遇到真正的伯乐(或许自己算不上一匹好马),但是我真的努力过,我也争取过,可是现实还是把自己淘汰。在现在的公司刚开始应聘的职位是硬件设计,我本来也很喜欢硬件,可是慢慢的发现老板在无意中扭曲自己的专长。转向了VC++。。。这哪里是我懂的。。大学的时候连个什么是“类”就把我搞的半死。郁闷。。。

      FPGA就像一张白纸,可以在上面随意的画出你想要的东西。我习惯用自己逻辑的思维去推出实际的时序电路,我喜欢用D触发器去实现我想要的任意电路。有位师姐告诉我:你真正弄懂了D触发器,那你对FPGA就了解一大半了。我喜欢去一些专业的电子论坛转转,里面一些牛人的文章对我来说就像久旱遇甘霖,即使现在自己的工作离FPGA越来越远,但是我永远不会放弃对它的学习了解。

      或许现在的自己还能很轻松的写出状态机代码,很容易的画出二分频的D触发器电路,即使我懂的只有这些,但是我相信只要有属于

  • 1
    点赞
  • 2
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值