Verilog之blocking（阻塞） & nonblocking（非阻塞） assignments（赋值）

最新推荐文章于 2024-05-20 17:22:52 发布
最新推荐文章于 2024-05-20 17:22:52 发布
阅读量4.2k 收藏 26
点赞数 7
分类专栏： Verilog 文章标签： 阻塞赋值 非阻塞赋值 blocking and nonblocking assig
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/huigeyu/article/details/89647974
版权
本文详细介绍了Verilog中的阻塞赋值和非阻塞赋值，包括它们的工作原理、竞争条件以及在代码实现中的应用准则。阻塞赋值会导致执行顺序的阻塞，而非阻塞赋值则允许同时进行。理解这两者的区别对于避免竞争条件和正确建模至关重要。
摘要由CSDN通过智能技术生成

Verilog中的阻塞与非阻塞赋值是一对十分难理解的概念，没有之一！本文展开说明，望解开难理解之谜。

1、阻塞赋值，很明显，具有阻塞之意，即在always块中，它要阻值其他语句的进行（在阻塞赋值语句LHS的赋值完成之前），然后才接着执行其他语句。而阻塞赋值本身，RHS的计算和LHS的赋值是同时完成的。整体是分前后顺序的，但内部是同时进行的。（整体是指每一条阻塞赋值语句本身，内部是指RHS的计算和LHS的赋值）

2、非阻塞赋值，即无阻塞之意，就是说always块内所有的非阻塞赋值语句同时进行，但非阻塞赋值本身，RHS的计算和LHS的赋值是前后完成的。故，同时进行是指：所有非阻塞赋值语句的RHS同时完成计算（timestep

最低0.47元/天 解锁文章
隔壁老余
关注
  • 7
    点赞
  • 踩
  • 26
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
verilog中阻塞的理解与例子
a14730497的专栏
10-05 1716
下面给出一个基于阻塞赋值和非阻塞赋值的多级触发器级联实例，要求将输 入数据延迟 3 个时钟周期再输出，并给出对应的 RTL 级结构图和仿真结果。 （1）基于 D触发器的阻塞赋值语句代码如下： module pipeb1 (q3, d, clk); output [7:0] q3; input [7:0] d;
Blcoking I/O & NonBlocking I/O
shun_fzll的专栏
03-15 585
写在前面 以前在学校的时候，老想着要出来工作锻炼一下自己，等到真的出来了，才发现校园生活是最宝贵的。 出来快一年了，感慨很多，但却不知道如何说起，如果非要说有什么不一样，那大概就是变丑了吧。。。。 工作虽然忙，但是陆陆续续也有看一些书，我觉得学了知识就要学会把它整理出来，防止过段时间自己就忘了。
Nonblocking and blocking Assignments
04-28
博主的博客Verilog之blocking & nonblocking assignments有些内容是参考了这篇英文文献的，其中对verilog中有关阻塞与非阻塞赋值语句的8种准则进行了详细的举例说明，读者可以下载文章进行详细阅读，以便更好地理解相关概念。
Verilog基础语法——阻塞赋值与非阻塞赋值、组合逻辑与时序逻辑
最新发布
qq_42224089的博客
05-20 1131
本文介绍了阻塞赋值与非阻塞赋值、组合逻辑与时序逻辑的基本概念和用法，以及两两组合得到4种不同的电路描述风格。
关于Blocking IO,non-Blokcing IO，async IO的区别和理解
sentimental_dog的博客
10-01 1957
来源：http://shmilyaw-hotmail-com.iteye.com/blog/1896683 概括来说，一个IO操作可以分为两个部分：发出请求、结果完成。如果从发出请求到结果返回，一直Block，那就是Blocking IO（常见的顺序化程序结构）；如果发出请求就可以返回（结果完成不考虑），就是non-blocking IO；如果发出请求就返回，结果返回是Block在s
阻塞（Blocking）和非阻塞（Non-Blocking）
热门推荐
面朝大海
08-16 1万+
阻塞和非阻塞通常用来形容多线程间的相互影响。比如一个线程占用临界区资源，那么其它所有需要这个资源的线程就必须在这个临界区中进行等待，等待会导致线程挂起。这种情况就是阻塞。此时，如果占用资源的线程一直不愿意释放资源，那么其它所有阻塞在这个临界区上的线程都不能工作。         非阻塞允许多个线程同时进入临界区
阻塞与非阻塞赋值
华清远见 | 程序员的学习天堂
07-06 2019
作者：李秋凤，华清远见嵌入式学院讲师。稍微接触过Verilog HDL的都对阻塞与非阻塞赋值略知一二，也是我们经常强调的重点之一，在课堂上还是有学员问什么不一样呢，为什么我用阻塞赋值也能得出正确的结果呢？在编写可综合代码的时候，建议大家不要忘了打开RTL网表查看器看看我们自己综合出来的电路是不是自己想要的逻辑。我就阻塞与非阻塞赋值这个问题详细说明一下。1、连续赋值连续赋值语句的
Verilog阻塞与非阻塞赋值的区别
08-05
Verilog阻塞与非阻塞赋值的区别 Verilog是一种Hardware Description Language（硬件描述语言），它广泛应用于数字电路设计和验证。Verilog语言中有两种赋值方式：阻塞赋值和非阻塞赋值。本文将详细介绍Verilog阻塞...
Verilog阻塞式赋值与非阻塞式赋值的分析
08-14
Verilog HDL是一种广泛用于硬件描述的语言，它包含了两种赋值方式：阻塞式赋值（blocking assignment）和非阻塞式赋值（non-blocking assignment），这两种赋值方式在使用时有着显著的不同，并且对电路行为产生重大...
关于verilog阻塞赋值与非阻塞赋值的一些浅见
08-10
"verilog阻塞赋值与非阻塞赋值详解" 下面是关于verilog阻塞赋值与非阻塞赋值的一些浅见： 一、verilog阻塞赋值 阻塞赋值是verilog中的一种赋值方式，属于活跃事件，计算完RHS（Right Hand Side）立即更新左值。在...
Verilog中阻塞赋值和非阻塞赋值的正确使用
07-26
文章主要介绍Verilog中阻塞赋值和非阻塞赋值的正确使用方法。
verilog HDL 的阻塞和非阻塞语句分析
08-14
在Verilog中，理解和正确使用阻塞和非阻塞语句是至关重要的，因为它们直接影响到逻辑电路的行为和功能。 阻塞语句（ Blocking Assignment）在Verilog中以“=”表示，如 `a = b;`。它会立即更新变量`a`的值，使得...
阻塞赋值与非阻塞赋值的区别
08-27
在硬件描述语言（如Verilog或VHDL）中，阻塞赋值（Blocking Assignment）与非阻塞赋值（Non-Blocking Assignment）是两种不同的赋值方式，它们在电路行为建模时有着显著的区别。 **阻塞赋值**： 阻塞赋值使用“=”...
FPGA中阻塞赋值与非阻塞赋值原理实验.docx
04-03
在 FPGA 中，阻塞赋值和非阻塞赋值是两个重要的概念，它们在 Verilog HDL 语言中有着不同 的应用场景和实现方式。阻塞赋值使用“=”操作符，非阻塞赋值使用“”操作符。 阻塞赋值的特点是，赋值语句完成后，块才...
Verilog中的阻塞赋值和非阻塞复制
10-23
阻塞和非阻塞语句作为verilog HDL语言的最大难点之一，一直困扰着FPGA设计者，即使是一个颇富经验的设计工程师，也很容易在这个点上犯下一些不必要的错误。阻塞和非阻塞可以说是血脉相连，但是又有着本质的差别。...
Verilog HDL非阻塞赋值工程实现
12-01
在Verilog中，非阻塞赋值（Non-blocking Assignment）是编程时的重要概念，尤其在并行处理和时序逻辑描述中起到关键作用。本文将深入探讨非阻塞赋值在实际工程中的应用及其在Quartus II开发环境下的实现。 非阻塞...
(原創) 深入探討blocking與nonblocking (SOC) (Verilog)
weixin_34405557的博客
01-07 324
AbstractVerilog雖然是個語法簡單的語言，但是blocking與nonblocking卻是大家學習Verilog時永遠的痛，即時是很資深的IC Designer，也未必完全搞清楚兩者的差異，本文試著以simulator與synthesizer的角度去探討之。 Introduction使用環境：NC-Verilog 5.4 + Debussy 5.4 v9 + Quartus II 7...
blocking和non-blocking的区别 synchronous IO和asynchronous IO的区别
weixin_34279061的博客
08-04 535
总结 blocking和non-blocking的区别 调用blocking IO会一直block住对应的进程直到操作完成，而non-blocking IO在kernel还准备数据的情况下会立刻返回。 synchronous IO和asynchronous IO的区别 在说明synchronous IO和asynchronous IO的区别之前，需要先给出两者的定义。POSIX的定义是这样...
Vivado_Blocking阻塞模式与NonBlocking非阻塞模式
学无止境
03-31 1149
vivado中IP核阻塞模式和非阻塞模式的区别。
描述verilog中的阻塞赋值与非阻塞赋值的区别
05-28
在Verilog中，阻塞赋值和非阻塞赋值是两种不同的赋值方式。 阻塞赋值使用“=”符号进行赋值，例如： ``` a = b; ``` 当阻塞赋值执行时，它会暂停当前的线程并等待右侧的表达式被求值完成，然后将结果赋值给左侧的变量。这意味着在一个always块中使用阻塞赋值时，它会按照顺序执行每个语句，并且后面的语句必须等待前面的语句执行完毕后才能执行。 非阻塞赋值使用“<=”符号进行赋值，例如： ``` a <= b; ``` 当非阻塞赋值执行时，它会立即将右侧的表达式赋值给左侧的变量，并且不会等待右侧的表达式被求值完成。这意味着在一个always块中使用非阻塞赋值时，所有的语句会同时执行，并且不会被后面的语句所阻塞。 需要注意的是，阻塞赋值和非阻塞赋值的执行顺序是不同的。在一个always块中，阻塞赋值是按照语句的顺序执行的，而非阻塞赋值是按照语句的顺序并行执行的。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值