这篇文章讨论的对象是数字设计或FPGA设计中一对重要概念——信号的建立时间和保持时间。
最初考虑写这篇文章仅是因为在建模PCF851(一款AD-DA芯片)时,由于笔者没有考虑到这方面的时序要求,虽然整体时序框架正确,但细节部分(具体的信号时序,如上升沿到来前信号的到来时间)没有注意,最终导致花了很长时间才找到问题所在。而后,逐渐了解到时序约束、STA等概念,其实在面试相关工作岗位时,有关建立时间(下文Tsu)和保持时间(下文Thd)的相关计算问题会是一道非常经典的面试题。
好,回归正题,本文主要从以下几方面进行阐述。
一、何为Tsu和Thd?
二、在典型同步电路分析中,Tsu和Thd应该满足什么要求?
图1 典型同步电路示意图
NOTE:本文相关概念英文缩写如下表
表1 相关概念中英文对照
概念 |
英文缩写 |
建立时间 |