用FPGA收发器(SERDES)编解码HDMI

最新推荐文章于 2024-08-03 10:02:37 发布
最新推荐文章于 2024-08-03 10:02:37 发布
阅读量3.1k 收藏 14
点赞数 3
分类专栏： 视觉算法 文章标签： fpga开发 图像处理 视频编解码
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/hummy_vision/article/details/123631208
版权
本文介绍如何使用FPGA的SERDES模块构建一个支持多种HDMI分辨率（480p、720p、1080p、1080i）自动切换的编解码器。涵盖了电气兼容性、硬件设计、帧格式、节对齐逻辑、SCI总线配置、多分辨率设置和PCS复位顺序等关键内容。
摘要由CSDN通过智能技术生成

简介

HDMI标准在今天变得非常流行；我们可以看到，几乎所有新用户的高清设备都内置了这种接口。本文介绍了如何采用FPGA的SERDES及VHDL模块，建立在不同HDMI分辨率（480p、720p、1080p、1080i）之间自动切换的HDMI编解码器。还将涉PCS写入模块，通过SCI总线写入PCS寄存器，以更改SERDES参数。

 

本文将详细介绍以下主题：

  • 电气考虑
  • 使用什么PCS逻辑
  • 软双字节对齐逻辑
  • 在分辨率和 PCS 寄存器设置之间切换
  • 使用 SCI 总线针对不同的数据传输速率调整 CDR 和 TxPLL
  • 通电和正确的复位顺序

电气兼容性

 按以下三个主要部分进行兼容性检查：

  • 电气兼容性
  • Tx 和 Rx 的眼图兼容性
  • 用于 Tx 和 Rx 的引脚阻抗

 

结论是，

最低0.47元/天 解锁文章
炫视科技
关注
专栏目录
基于FPGA视频接口之HDMI2.0编/解码
08-24 1558
为什么要特别说明HDMI的版本，是因为HDMI的版本众多，代表的HDMI速度同样不同，当前版本在HDMI2.1速度达到48Gbps，可以传输4K及以上图像，但我们当前还停留在1080P@60部分，且使用的芯片和硬件结构有很大差别，故将HDMI分为两个部分说明1080@60以下分辨率和4K以上分辨率（HDMI2.0）.
（34）FPGA面试技能提升篇（高速SERDES）
m0_46498597的博客
04-25 752
1.1 FPGA面试技能提升篇34（高速SERDES） 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）FPGA面试技能提升篇34（高速SERDES）； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的
HDMI_FPGA实现4K60TMDS编码解码.docx
07-25
HDMI_FPGA实现4K60TMDS编码解码，HDMI_FPGA实现4K60TMDS编码解码，HDMI_FPGA实现4K60TMDS编码解码
LVDS之一_理解SerDes
weixin_30950887的博客
05-18 5849
原文地址： http://blog.sina.com.cn/s/blog_aec06aac01013m5g.html FPGA发展到今天，SerDes(Serializer-Deserializer)基本上是标配了。从PCI到PCI Express, 从ATA到SATA，从并行ADC接口到JESD204, 从RIO到Serial RIO,…等等，都是在借助SerDes来提高性能。Se...
高速Serdes技术（FPGA领域应用）
千歌叹尽执夏的博客
04-12 9730
SERDES，即 Serializer / Deserializer，是串行器和解串器，是一种广泛应用于高速串行数据传输的技术。它将并行数据序列化成一个高速串行数据流，并在接收端将该序列还原为原始的并行数据。 SERDES 技术通常使用在点对点传输场景下，例如在芯片之间、板卡之间或机箱之间，因为这些场景需要传输大量的数据以及较长的距离和高速率。SERDES 技术可以通过降低线路数量和减小线路长度来提供高速、可靠的数据传输。
FPGA驱动silicon9011和silicon9134完成HDMI收发，提供工程源码和技术支持
qq_41667729的博客
12-13 4953
在实际项目中，有HDMI输入输出需求时，常用到silicon9011和silicon9134作为珠联璧合搭配使用，因为芯片设计简单，性能稳定，但很多新手不会看芯片技术手册，不会配置，本文介绍FPGA的驱动和采集输出； 本设计采用silicon9011作为HDMI输入解码器，FPGA接收到HDMI视频后存入DDR3做三帧缓存，再输出给silicon9134作为编码器，silicon9134输出连接显示器；
详解Xilinx FPGA高速串行收发器GTX/GTP（1）--SerDes和GTX的关系
最新发布
孤独的单刀
08-03 1465
详解Xilinx FPGA高速串行收发器GTX/GTP（1）--SerDes和GTX的关系
高速FPGA串并收发器SERDES实现ADS6445的AD转换
qq_40052606的博客
08-20 3316
高速FPGA串并收发器SERDES实现ADS6445的AD转换 在使用TI公司四通道、14Bit、最大速率125M的ADS6445。利用Xilinx V5系列器件的串行收发控制器ISERDES的原语来实现数据的接收。 （1）ADS6445基础知识和配置 ADS6445是一款很强大的AD转换芯片。最高支持125M采样速率，共有四个采样通道，模拟输入支持LVCMOS, LVPECL, LVDS时钟输入。芯片输入差分时钟作为芯片的主时钟。通过芯片内部PLL进行倍频输出数据时钟和帧时钟。模拟参考电压VCM作为模数转
FPGA收发器
jasonwoodlee的专栏
08-17 2074
所谓收发器，是在高速通信中所采用的发送器和接收器组合。我所说的高速，是指每秒100 Mbits到每秒Gbits的范围。采用收发器后，可以根据具体应用，在通信中使用各种不同的物理介质。这张幻灯片列出了一些例子。它可以是电路板传输或者背板传输，以及光纤和电缆传输等。它们应用在系统的P
GTY serdes 串行收发器光纤传输眼图测试例程
08-11
xilinx FPGA芯片内部使用GT串行收发器、外部使用光纤作为通信介质时，可以使用IBERT IP核对通信链路进行信号质量测试，具体的使用方法在《E7 使用IBERT IP对QSFP+通信链路眼图测试》可见，资源与该文章对应。
FPGA的SerDes接口
热门推荐
坚持
06-24 3万+
FPGA发展到今天，SerDes(Serializer-Deserializer)基本上是标配了。从PCI到PCI Express, 从ATA到SATA，从并行ADC接口到JESD204, 从RIO到Serial RIO,…等等，都是在借助SerDes来提高性能。SerDes是非常复杂的数模混合设计，用户手册的内容只是描述了森林里面的一棵小树,并不能够解释SerDes是怎么工作的。SerDes怎么...
FPGA的SERDES讲解
04-12
关于FPGA内部串行转换器SERDES的讲解，非常详细，对了解和使用内部资源很有帮助。
用FPGA实现HDMI
zkf0100007的博客
10-04 1万+
1.HDMI连接器 标准HDMI接口即TYPE A，包括19个PIN，主要是4对差分信号线 TMDS clock+ and clock- TMDS data0+ and data0- TMDS data1+ and data1- TMDS data2+ and data2- 2.视频信号 本例产生640x480 RGB 24bpp @ 60Hz的视频信号，307200个像素每帧，每个像素包括24...
XILINX FPGA中的SERDES
FPGAer_QQ742875810的博客
09-27 336
serdes是xilinx fpga中的高速串行器和解串器。
FPGA SERDES知识
02-05
文档描述了FPGA内部高速serdes知识简介，并指导FPGA serdes设计方法。
基础电子中的选择最佳的高速FPGA收发器解决方案
11-17
随着并行总线技术在满足高速传输需求上的局限性日益显现，串行收发器（SERDES）已成为首选的实体接口。嵌入式数Gb收发器的低功耗FPGA架构提供了灵活、易用和快速上市的优势，以应对不断变化的标准和协议。 在选择...
基于FPGA的HDMI开发
weixin_43354598的博客
03-01 2606
基于FPGA的HDMI开发，简要的说明了HDMI的原理，并给出了基于verilog语言的HDMI开发示例代码，并对代码进行了解析说明
FPGA实现 12G-SDI 视频编解码，支持4K60帧，提供2套工程源码+开发板+技术支持
qq_41667729的博客
12-26 3737
FPGA高端项目：12G-SDI 视频编解码，提供工程源码和技术支持 本文使用Xilinx的7系列Kintex7 UltraScale xcku040-ffva1156-2-e型号的FPGA实现12G-SDI 视频编解码；本设计分为12G-SDI 视频编码和12G-SDI 视频解码两部分，即12G-SDI 视频发送和接收，两个部分功能做在一个工程里；12G-SDI 视频接收过程为：输入摄像头为标准的12G-SDI摄像头，然后接入专用的SDI转接板，接口为FMC，转接板插在FPGA开发板的FMC接口上；然后调
理解SerDes 之一
04-29 1万+
理解SerDes FPGA发展到今天，SerDes(Serializer-Deserializer)基本上是标配了。从PCI到PCI Express, 从ATA到SATA，从并行ADC接口到JESD204, 从RIO到Serial RIO,…等等，都是在借助SerDes来提高性能。SerDes是非常复杂的数模混合设计，用户手册的内容只是描述了森林里面的一棵小树,并不能够解释SerDes是怎么工作
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值