暑假要弄fpga,上一次用好像是去年的暑假,感觉流程什么的忘了。所以这次一定要把流程mark一下。
首先在quartus目录下建个文件夹,然后打开quartus在目录下建一个工程,向导记住选好fpga型号,后面什么的先直接过。
然后新建文件,选择verilog或vhdl语言,编写完毕先add to project,保存的时候记住文件名要跟模块名一样(好像不用和项目名称一样)。
然后对源文件进行编译。
一般最好将源文件右击,set as top-level entity,不然会报错:
top-level entity is not defined。
接下来要编写测试文件testbench,也是新建一个文件,保存,编译。
然后要进行仿真的设置,最好一次性设置好,以后就不用在管它了。