DDRx SDRAM介绍

DDRx SDRAM简介

SDRAM从发展到现在已经经历了四代，分别是：第一代SDR SDRAM，第二代DDR SDRAM，第三代DDR2 SDRAM，第四代DDR3 SDRAM，现在已经发展到DDR5 SDRAM

• DDR SDRAM是Double Data Rate Synchronous Dynamic Random Access Memory(双数据率同步动态随机存储器)的简称，是由VIA等公司为了与RDRAM相抗衡而提出的内存标准，为第二代SDRAM标准。其常见标准有DDR 266、DDR 333和DDR 400。其对于SDRAM，主要它允许在时钟脉冲的上升沿和下降沿传输数据，这样不需要提高时钟的频率就能实现双倍的SDRAM速度，例如DDR266内存与PC133 SDRAM内存相比，工作频率同样是133MHz，但在内存带宽上前者比后者高一倍。这种做法相当于把单车道更换为双车道，内存的数据传输性能自然可以翻倍
• DDR2(Double Data Rate 2)SDRAM是由JEDEC(电子设备工程联合委员会)开发的第三代SDRAM内存技术标准，1.8v工作电压，240线接口，提供了相较于DDR SDRAM更高的运行效能与更低的电压，同样采用在时钟的上升/下降延同时进行数据传输的基本方式，但拥有两倍于上一代DDR内存预读取能力(即4bit数据读预取能力)，其常见的频率规范有DDR2 400\533\667\800\1066\1333等，总线频率553MHz的DDR2内存只需133MHz的工作频率
• DDR3 SDRAM相比起DDR2具备更低的工作电压(1.5v)，240线接口，支持8bit预读，只需133MHz的工作频率便可实现1066MHz的总线频率。其频率从800MHz起跳，常见频率有DDR3 800\1066\1333\1600\1866\2133等。DDR3是当前流行的内存标准，Intel酷睿i系列(如LGA1156处理器平台)、AMD AM3主板及处理器的平台都是其“支持者”
• DDR4与DDR3一样是8位预取，为什么频率增加了一倍呢？因为DDR4采用了与GDDR5（显存）类似的方式，即Bank Group。（数据预取的增加变得更为困难）至于怎么会使速度翻倍，查阅资料，但没看懂，跟内部的结构有关。另外，具有更可靠的传输规范，数据可靠性进一步提升；工作电压降为1.2V，更节能
  

DDRx 相关定义

核心频率：为内存Cell阵列(即内部电容)的刷新频率
时钟频率：I/O Buffer（输入/输出缓冲）的传输频率（I/O频率或工作频率）
等效频率：指数据传送的频率（即数据频率）
关系：工作频率=核心频率×n/2；等效频率=工作频率×2（此处的2即DDR在上升下降沿都读写的原因）

　　从1~5DDR的核心频率没有多大的进步，频率一直在133MHz-200MHz之间徘徊，这是因为电容的刷新频率受制于制造工艺而很难取得突破（颗粒物理上原因）。但是内存的频率却一直在成倍增加，这因为采用了预取的技术。（一直没找到资料说明核心频率就是DDR外接CLK引脚的频率）

DDRx 预取技术

　　我们知道DRAM内部存储单元的核心频率提高比较困难且成本较高，DDR2-800的核心频率已经达到了200MHz，为了解决外部数据传输率和核心速度之间的矛盾，必须引进新的技术也保证数据传输率持续的增长。DDR3的8-bit Prefetch（数据预取架构）技术也应运而生
　　
　　DDR3 800内部Cell（存储单元）的核心频率仅为100MHz，采用8-bit的预取技术后，却能提供和核心频率为200MHz的DDR2-800同样的带宽。也就是说引入DDR3，通过这种并行运行的方式来增加内部带宽，可以让内存频率提升回到一个新的起跑线

　　实际上，Prefetch并不是什么新技术，在DDR1已经就开始应用了，我们以前经常能看到这样描述DDR，“在时钟周期的上沿和下沿都能传输数据，所以传输率比SDRAM快了一倍”，这就说上沿传输一位数据，下沿传输一位数据，在一个时钟周期内一共传输两位数据(2-bit)给北桥，但这2-bit数据得先从存储单元预取出来才行（一个时间周期）。换句话说，一次读2-bit的数据，然后在I/O时钟上升沿和下降沿传输出去，这就是2-bit Prefetch技术。当然这只是表面的解释，实际情况要比这复杂得多，要注意是，这儿是2-bit，是指2位数据，即2倍芯片位宽的数据

　　在DDR2时代，使用了4-bit预取技术，一次从存储单元预取4-bit的数据，然后在I/O时钟上升沿和下降沿传输出去，由于4-bit需要2个时钟周期才能完成传输，这就是为什么DDR2的I/O时钟频率为存储单元频率两倍的原因
　
　　到了DDR3，8-bit预取技术也自然水到渠成，一次从存储单元预取8-bit的数据，在I/O端口处上下沿触发传输，8-bit需要4个时钟周期完成，所以DDR3的I/O时钟频率是存储单元核心频率的4倍，由于是上下沿都在传输数据，所以实际有效的数据传输频率达到了核心频率的8倍。比如，核心频率为200MHz的DDR3-1600，其I/O时钟频率为800MHz，有效数据传输频率为1600MHz
　
　　显然，通过使用Prefetch架构可以解决存储单元内部数据总线频率（核心频率）较低的瓶颈。8-bit预取，正是DDR3提升带宽的关键技术。同样的核心频率，DDR3能提供两倍于DDR2的带宽
　　
　　参考资料：
　　https://blog.csdn.net/hxt691083776/article/details/116228424?spm=1001.2014.3001.5501
　　https://www.expreview.com/168-5.html