![](https://img-blog.csdnimg.cn/20201014180756913.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
AXI总线学习记录
文章平均质量分 78
爱漂流的易子
这个作者很懒,什么都没留下…
展开
-
xilinx平台AXI总线学习(汇总篇)
认真学习AXI总线的相关协议目录一、AXI_BRAM的读写仿真二、AXI_Stream FIFO的读写仿真三、AXI_BRAM与AXI_FIFO相互通信一、AXI_BRAM的读写仿真(9条消息) AXI总线,AXI_BRAM读写仿真测试_hy_520520的博客-CSDN博客_axi bram二、AXI_Stream FIFO的读写仿真(9条消息) Xilinx FIFO Generator axi_stream模式使用仿真_hy_520520的博客-CSDN博客三、原创 2022-03-29 11:09:09 · 1055 阅读 · 0 评论 -
AXI_BRAM和AXI_Stream FIFO的通信
平台:vivado2017.4芯片:kintex-7 xc7k325tffg900-2学习AXI总线。上一篇学习了AXI BRAM 和AXI_Stream FIFO。这里使用仿真看看他们之间的通信,为了更加深入的理解AXI总线。前面分析了,AXI_BRAM的信号,支持突发模式。最大一次突发传输s_axi_awlen位宽的数据。这里即256个数据。第一部分实现由AXI_BRAM产生256个数据,将其读出后,写入AXI_FIFO缓存。第二部分实现由AXI_FIFO产生256个数据后,将其读.原创 2022-03-29 11:01:41 · 2690 阅读 · 0 评论 -
AXI总线,AXI_BRAM读写仿真测试
平台:vivado2017.4芯片:kintex-7 xc7k325tffg900-2 (active)准备学习AXI总线。那就从最简单的AXI BRAM学习开始。新建BLOCK MEMORY GENERATOR,选择接口类型AXI4,这里选择simpleDual port ram。数据位32位,数据深度1024。模块的例化部分如下。首先需要明白使用AXI封装的RAM的各个接口的作用。AXI总线是一种多通道传输总线,地址,数据,写数据,握手信号。在不同的通道中发送。这是AXI_BR.原创 2021-08-06 17:24:20 · 6918 阅读 · 7 评论 -
Xilinx FIFO Generator axi_stream模式使用仿真
FIFO Generator IP对应的手册为:pg057 FIFO Generator v13.2。平台:vivado2017.4芯片:kintex-7 xc7k325tffg900-2准备学习AXI总线。上一篇学习了AXI BRAM。这一篇学习AXI FIFO。IP介绍新建FIFO Generator使用AXI Stream接口。选择独立时钟。AXI_Stream允许配置端口有TDATA,TID,TDEST,TUSER。对于TKEEP和TSTRB信号将由TDATA决定。其他配置默认.原创 2022-03-24 16:53:23 · 2652 阅读 · 0 评论