![](https://img-blog.csdnimg.cn/20201014180756757.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
ddr
文章平均质量分 94
爱漂流的易子
这个作者很懒,什么都没留下…
展开
-
Xilinx DDR4 MIG 的调试
DDR4介绍DDR4,即第四代双倍数据率同步动态随机存储器SDRAM。前面我们学习过DDR3,DDR2。那么DDR4相比他们又提升在哪里呢?新建BD工程:此部分为搭建PCIE控制DDR4的工程。原创 2023-10-19 18:05:31 · 3143 阅读 · 0 评论 -
XILINX关于DDR3的IP学习
一次从存储单元预取8-bit的数据,在I/O端口处上下沿触发传输,预取8bit也就需要4个时钟周期,所以DDR3的I/O时钟频率是内部核心频率的四倍,由于是上下沿都在传输数据,所以实际有效的数据传输频率达到了核心频率的八倍。所以,对于200mhz核心频率的ddr3-1600其IO时钟频率为800MHZ左右,有效的数据传输频率为1600mhz。DDR3的时钟频率是核心频率的4倍。因为DDR是利用时钟的上升沿与下降沿均传输数据,所以DDR芯片的工作频率(时钟引脚的频率)为等效频率(传输频率)的一半。原创 2023-03-13 11:43:17 · 1191 阅读 · 0 评论 -
XILINX关于DDR2的IP的读写控制仿真
最近没事。看了一下ddr2的读写访问。平台:ISE芯片:V4,XC4VLX25,ff668,-10语言:VerilogHDL参考文件:ug086.原创 2023-03-24 17:21:10 · 1252 阅读 · 0 评论