![](https://img-blog.csdnimg.cn/20201014180756754.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
PCIE
文章平均质量分 92
爱漂流的易子
这个作者很懒,什么都没留下…
展开
-
关于xilinx使用PCIE实现FPGA的部分重配置实现(MCAP)
至此,部分重配置的工程就生成完毕,在生成出来的文件里面,在工程目录下会有两个imp的文件夹,里面会分别有静态逻辑和各自的重配置逻辑,我们将静态逻辑先烧写进去FPGA,之后就可以通过PCIE配置动态逻辑,关于MCAP的驱动的上位机,在Xilinx_Answer_64761__UltraScale_Devices这份文档中有详细的说明。另外,PCIE规范规定,系统上电后,复位信号必须在100毫秒内取消断言,并且PCIE端口必须在复位信号取消断言后不超过20毫秒准备好进行链路训练。设置完成后安装驱动文件。原创 2023-04-24 11:19:56 · 4790 阅读 · 4 评论 -
XILINXPCIE关于xapp1052的仿真和使用
平台:vivado2017.4芯片:xc7k325tfbg676-2 (active)关于PCIE的开发学习。使用xilinx官方提供的IP核。第一种方式是基于PCIE_PIO的分析,可以实现简单的读写功能。使用7 Series PCI Express v3.3 IP core 的设计,使用方法我已经放在上一个博客之中。(294条消息) PCIE实现PIO模式寄存器读写调试记录_hy_520520的博客-CSDN博客_pcie接口调试第二种方式是使用XAPP1052,其作为最古老的一种开发方式,可以让使用者原创 2022-11-18 20:10:54 · 4351 阅读 · 2 评论 -
XAPP1171和AXI-CDMA使用仿真
平台:vivado2017.4芯片:xc7k325tfbg676-2 (active)关于xilinx的AXI Central DMA Controller。简称CDMA,关于CDMA,在xilinx官方网站上是这样对其介绍的。Xilinx LogiCORE™ IP AXI Central Direct Memory Access (CDMA) 内核是与 Vivado® Design Suite 一起使用的 Xilinx 软 IP 内核。AXI CDMA 使用 AXI4 协议在内存映射的源地址和目标地址之间原创 2022-11-11 11:55:35 · 1629 阅读 · 0 评论 -
PCIE实现PIO模式寄存器读写调试记录
平台:vivado2017.4芯片:xc7k325tffg-2记录一下学习PCIE接口的过程。使用XILINX官方的PCIE核,实现使用windriver加载并测试读写。方案主要在XILINX官方的例子上进行了修改,可以更加方便的实现对PCIE读写。目录新建工程源码分析修改源码下载调试新建工程新建PCIE核。这里选择第一种,XILINX提供了三种PCIE的相关的IP核。第一种:7series intergrated block for pc..原创 2022-03-23 11:24:21 · 4305 阅读 · 5 评论 -
XDMA调试记录
平台:vivado2017.4芯片:xc7k325tfbg676-2 (active)创建BD工程。更新TCL文件Write_bd_tcl E/CODE1/VIVADO/tcl/xdma_bd.tcl方便下次搭建BD工程的时候可以直接使用当前这一套。使用方法:新建工程。和system文件。 复制tcl文件到当前工程文件夹下。 在tcl控制台输入下面指令。soure E/CODE1/VIVADO/tcl/xdma_bd.tcl这里我们直接新建了X...原创 2021-09-29 16:05:40 · 11433 阅读 · 12 评论 -
基于Riffa架构的PCIEDMA测试分析
平台:vivado2017.4芯片:xc7k325tfbg676-2继续学习PCIE,发现了一个开源的关于PCIEDMA的项目。RiffaPCIE今天来看一看他里面的窍门。目录项目介绍工程分析驱动安装代码分析测试分析项目介绍该项目在github上开源的。但是现在作者将驱动部分删除了。奈何实在不会整驱动这部分的东西,在网上找了一个RIFFA2.2.2的版本,里面有驱动的版本。RIFFA是一个简单硬件描述语言设计框架,主要通过PCIE实现上位机和FPGA之间的原创 2022-04-02 17:11:15 · 3927 阅读 · 25 评论