Verilog HDL与FPGA数字系统设计第2版

随着数字技术的高速发展，人们已经不再采用各种功能固定的通用中、小规模集成电路和电路图输入方法设计数字系统，而是广泛地采用硬件描述语言对数字电路的行为进行建模，并使用电子设计自动化（Electronic Design Automation，EDA）软件自动地对所设计的电路进行优化和仿真，然后使用逻辑综合工具将设计转化成物理实现的网表文件，最后用可编程逻辑器件或者专用集成电路（Application Specific Integrated Circuit，ASIC）完成数字系统。因此，掌握硬件描述语言、EDA技术和可编程逻辑器件已成为当今数字系统设计者的重要任务。

目前，符合IEEE标准的硬件描述语言（Hardware Description Language，HDL）有VHDL和Verilog HDL。两者的应用广泛，都能够通过程序描述电路的功能，从而进行数字电路的设计。由于Verilog HDL在ASIC设计领域占有重要的地位，并且它是在C语言的基础上发展起来的，语法较自由，易学易用，因此本书选取Verilog HDL进行电路设计。同时，本书还介绍了ModelSim软件和Quartus II软件的使用方法，读者可以使用它们仿真和综合Verilog HDL代码。

《Verilog HDL与FPGA数字系统设计第2版》是作者根据多年的教学科研经验以及指导学生参加全国电子设计竞赛的经验编写而成的。

扫码了解更多 ↑

在内容上，将数字逻辑设计和Verilog HDL有机结合在一起，方便读者快速进入现代数字逻辑设计领域。按照“数字逻辑设计基础、Verilog HDL建模技术、可编程逻辑器件的结构原理、EDA设计工具软件、数字电路系统设计实践”的体系结构编写。为了让读者更容易掌握Verilog HDL知识，本书在介绍数字电路设计的过程中列举了Verilog HDL的很多例程，并假定读者没有任何数字逻辑基础知识。

读者对象

本书可用作高等学校电气信息类专业的本、专科学生参加全国大学生电子设计竞赛的教材或教学参考书，也可以作为学习EDA技术、数字系统设计或电子技术的参考书。

目录

上拉下滑查看目录 ↓

前言

第1版前言

教学建议

第一篇　数字系统基础

第1章　数字逻辑设计基础  / 2

本章目的  / 2

1.1　数制及其相互转换  / 2

1.1.1　数制  / 2

1.1.2　不同进制数的相互转换  / 4

1.2　二进制代码  / 5

1.2.1　二-十进制编码  / 5

1.2.2　格雷码  / 6

1.2.3　奇偶校验码  / 8

1.2.4　ASCII字符编码  / 9

1.3　逻辑运算及逻辑门  / 11

1.3.1　基本逻辑运算  / 11

1.3.2　常用复合逻辑运算  / 14

1.3.3　集成逻辑门电路简介  / 15

1.3.4　三态门  / 20

1.4　逻辑代数的基本公式和规则  / 21

1.4.1　逻辑代数的基本定律和恒等式  / 21

1.4.2　逻辑代数的基本规则  / 22

1.4.3　逻辑函数表达式的形式  / 23

1.5　逻辑函数的代数化简法  / 25

1.6　逻辑函数的卡诺图化简法  / 26

1.6.1　逻辑函数的最小项及其性质  / 26

1.6.2　逻辑函数的最小项表达式  / 27

1.6.3　用卡诺图表示逻辑函数  / 28

1.6.4　用卡诺图化简逻辑函数  / 31

1.6.5　用卡诺图化简含无关项的逻辑函数  / 33

1.7　组合逻辑电路设计  / 35</