[技术讨论] 关于硬件如何尽快熟悉FPGA并且用起来

   关于硬件如何尽快熟悉FPGA并且用起来，本着这个分享一下自己如何从接触到熟悉。
可能大部分的硬件从事的工作与公司没有用到FPGA，所以存在高端、复杂的产品误区认为。,因为FPGA用于特定产品，需要对并行路线处理的产品，比如视频图像处理。但近些年发展，FPGA芯片也把SOC做了进去，接口端更为丰富了。
   如果你之前没有接触，但是你想快速上手做原理图设计。举例用市场上FPGA用的比较多的赛灵思。英文特别好的可以直接用英文版官网。此文我想通俗易懂告诉大家尽快掌握。

  基本上用到最多的类型是这两种，单纯FPGA器件，带特定功能集成到FPGA的器件。

  怎么锁定自己在找的型号呢，以下有不同的工艺。我最新用到的是KU系列。

  在产品表能看到不同型号对比，和有几路GTX口，也叫高速口，serdes能接光口，也能传大数据量。

   技术文档里能下，电源要求，上电时序，管脚特性和功耗等文档。根据我在用的话，功耗这个文档它只给最低功耗，最大功耗器件由器件需要所有的口用起来，一个FPGA可能并不需要所有空间用上。但可以给FPGA软件可以提前仿真。电源一般都挺大的，预留一定余量跑，同时芯片需要散热片或带风扇的散热片。原理图封装、PCB封装我们都可以从开发板与套件里的Demo提取，原理图图纸尽可能从Demo里的直接改，电源的退偶数量，DDR连接管脚都有一定的搬来即用，所以做图也算快吧。但是PCB里的走线，走线宽度一定要看好，他们的Demo工艺比我们的高，线宽3.7密尔英制单位不是大多数厂家能做。层叠都可以自己重新改和一定的保留原Demo。

     FPGA原理图设计也是有最小系统。电源，复位，时钟，JATG，和UART DBUG基本的口。

   重点和比较也疑问的是时钟，有全局时钟（Global clock），和局部时钟（Regional clock），如何理解，全局时钟能跨BANK，提供给FPGA全局时钟，内部就能分配给其他BANK区域。局部时钟限于此BANK能用。一般情况我们都要给有全局和局部差分或单端时钟都可以，给到FPGA工程师灵活调用时钟资源分配。除此之外，高速口GTX专门给一个差分时钟，DDR的BANK也专门专门给一个差分时钟。时钟可以这样预留，用精度高的可编程时钟给差分，共lay一个不可以编程的差分输出时钟芯片。单端挂一个有源晶振。设计原理图之前，要了解BANK概念，BANK也分HR,HP。HR一般速率，可接板子的MCU通讯和一般TTL电平。HP是高速率，可接LVDS等。IO能差分也可单端用法。注意这个BANK的电平匹配，如果电平是1.8V，则需要供电为1.8V，不能给3.3V。而IO比较灵活，你可以接驱动和输入。除特定的SPI线，其他协议接口FPGA都能做，这也是FPGA灵活的原因。其实这么了解下来，FPGA也没有什么神秘的。后面继续对FPGA精细化叙述。

---------------------
作者：小小中
链接：https://bbs.21ic.com/icview-3227806-1-1.html
来源：21ic.com
此文章已获得原创/原创奖标签，著作权归21ic所有，任何人未经允许禁止转载。