8nm/12nm等FINFET工艺中的non-uniform track

星球内容分享

7nmLab更新地址:点击最后阅读原文

1V1数字后端培训项目介绍

一. 培训内容:

        1. 基于高性能riscv cpu的 hierarchy/flat 方式实现项目,
            项目规模约200万instance,2000万gate count。
            项目分两个工艺,smic55nm 和 三星8nm.
            可以全部提供两个工艺。
        2. 基于STM32的 chip level mcu 实现
        3. 基于低功耗MCU项目的chip level 实现
        4. TSMC 16nm 4和CortexA73 实现

二. 培训形式:
       1. 采用线上教学方式,同时每节课提供永久录播视频,可以在电脑,平板,手机上观察录播课程。
       2. 提供服务器,通过VPN远程连接方式使用EasyIC服务器。
       3. 基于同学个人情况,针对性单独定制课程。

三. 课程教学时间
      1. 教学时间大概2-3个月,每个项目类型时间不一样。

四. 适合的对象
      1. 在校师生
      2. layout 版图工程师
      3. 已经工作5年以上想继续提高自己的工程师
      4. 其他想转行的同学

五. 报名方式
     关注公众号EasyIC,后台私信小编。

六. 价格
     8nm项目原价12000元,现价5999元。
     转发朋友圈,或者到行业微信群里减100元。
     两人以上组团报名每人减500元。
     报名截止时间:2024年3月
     服务器使用时间6个月。

七. 关于EasyIC
     目前EasyIC的学员比较少,
     星主有充裕的时间来帮助大家。
     每个学员,星主本人投入教学辅导时间比计划的久很多。
     确保大家学完后,没有知识盲区,可以顺利工作。
     
     早期加入的学员已经成功从layout转到数字后端,
     星球学员数量少, 星主工作量小,
     帮忙大家答疑解惑时间速度快,
     服务觉得到位。
     如果你想”卷“死同事同学,
     想提高自己的认知,能力,效率,
     可以加入星球,和星主尽畅聊数字后端。

星球内容分享:non-uniform track

有同学星球咨询如何确定rail的宽度等相关问题

在finfet 工艺floorplan阶段

尤其需要注意的是,

如果使用非整数track高度的std cell

如7.5T,8.59T等高度的cell,

我们需要在floorplan 阶段,

要创建width,pitch不均匀的rail track

也就是常说的non-uniform track

比如EasyIC 8nm训练营项目中的M2:

图片

std cell pg pin的track是0.68um 宽度

其他track是0.22um宽度,0.44um pitch

 

关于EasyIC业务范围

★数字后端训练营业务:

    > 1对1教学,上课视频回放。

    >  提供符合学员情况实战项目实操教学。

    >  名额有限,有需要的朋友私信小编。

★设计服务业务:

     > 数字前端设计(spec2rtl)

    > DFT及数字后端外包(rtl2gds)

    > 模拟IP定制(spec2gds:PMU,ADC,DAC,COMP等)

    > layout 外包业务 (远程或者onSite)

    > tapeout review

    > 顾问咨询

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值