存储器的分类

目录

存储器

存储器分类

按存储器介质分类

按存储方式分类

按在计算机中的作用分类

存储器的层次结构

缓存-主存层次

主存-辅存层次

主存储器

概述

半导体存储芯片简介

---

存储器

 

存储器是计算机系统中的记忆设备，用来存放程序和数据。随着技术的发展，CPU的速度变化迅速，但存储器的速度增加得较慢。这使得计算机的速度在很大程度上受限于存储器速度。为了解决这个问题，设计了各种各样的存储器结构。

存储器分类

按存储器介质分类

按存储方式分类

按在计算机中的作用分类

ROM(Read Only Memory,只读存储器)

  ROM的特点是价格高、容量小，而且一般只能从中读取信息而不能写入信息。但是ROM保存的数据在断电后可保持不变，因此多用于存放一次性写入的程序或数据，如用于存储主板和显卡BIOS芯片的相关信息。

Random Access Memory  随机访问存储器

    存储单元的内容可按需随意取出或存入，这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。它的特点就是是易挥发性（nonvolatile），即掉电失忆。

     RAM又分DRAM（动态随机存储器）和SRAM（静态随机存储器），他们之间不同在于生产工艺的不同，SRAM保存数据是靠晶体管锁存的，DRAM保存数据靠电容充电来维持。SRAM的工艺复杂，生产成本高，所以贵，容量比较大的RAM我们都选用的是DRAM。而且SRAM速度较快。

RAM、DRAM、SDRAM、DDR3、DDR4介绍及区别

SRAM：静态随机访问存储器

      一个SRAM存储单元由4个晶体管和2个电阻器组成，利用晶体管的状态切换来存储数据，而不是电容器，因此读数据时不存在漏电问题，不需要刷新操作。但是由于SRAM需要的晶体管数多，因此成本高。

DRAM：动态随机访问存储器

       DRAM 只能将数据保持很短的时间。为了保持数据，DRAM使用电容存储，所以 必须隔一段时间刷新（refresh）一次，如果存储单元没有被刷新，存储的信息就会丢失。

       一个DRAM存储单元由1个晶体管和1个电容器组成，利用电容量存储电量的多少来存储数据，由于电容器存在漏电问题，因此需要定期刷新。读数据时，电容量的电量会消失，因此每次访问之后，也需要刷新，以防止数据丢失。

SDRAM：同步动态随机访问存储器

        同步是指 Memory工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准。传统的DRAM在两个读周期之间需要等待一段时间，用于充电操作。而SDRAM一个模组有两个bank，在对一个bank充电时，可以操作另一个bank，实现流水线。

SDRAM的发展已经经历了五代：分别是SDR SDRAM、 DDR SDRAM、 DDR2 SDRAM、 DDR3 SDRAM、 DDR4 SDRAM。

DDR3：

     DDR是所谓的双倍数据传送速度（Double Date Rate）,可以在一次工作周期中进行两次数据的传送，所以传输频率方面比SDRAM还要好。

    与DDR2相比，DDR3采用8bit预取，因此提供更高的传输速率(2133MT/s)；更低的工作电压（1.5V，DDR2工作电压为1.8V），另外采用了不同的封装工艺，因此能耗更低。延迟周期同样比DDR2增长，引脚数增加。

DDR4：

          2011年，三星宣布生产出第一个DDR4内存模块。2012年，samsung、Micron等开始量产DDR4 SDRAM芯片。

与DDR3相比，DDR4提供更高的时钟频率和传输速率（4166MT/s）；更低的工作电压（1.05~1.2V），因此能耗更低。

FLASH是一种可以写入和读取的存储器，叫闪存，FLASH也叫FLASH ROM，有人把FLASH当做ROM。FLASH和EEPROM相比，FLASH的存储容量大。FLASH的速度比现在的机械硬盘速度快，现在的U盘和SSD固态硬盘都是Nandflash。FLASH又分为Norflash和Nandflash。

Cache(高速缓冲器)

常见于CPU中，cache实质属于SRAM，所以是造价高，但是速度快，比DRAM快，在电脑中体现在cache（sram）比内存（dram）快，所以cache作为CPU和内存之间通信的桥梁。

Cache如何解决CPU和内存之间的访问速度不匹配问题？

CPU读取速度快，而内存的速度慢，这样CPU要接一会数据等一会，浪费了CPU处理时间。我们把CPU常读取的内存的数据放到cache中，CPU读取cahce很快，这样CPU就免了等待时间，CPU的处理速度就提高了。还有一个问题就是cache怎么知道哪些是CPU的常用数据？其实cache存储的是PU刚用过或循环使用的一部分数据，就是做一些数据的缓存。所以cache又叫缓存。
 

存储器的层次结构

如图，存储系统层次结构主要体现在缓存-主存和主存-辅存这两个存储层次上。
CPU和缓存、主存都能直接交换信息；缓存能直接和CPU、主存交换信息；主存可以和CPU、缓存、辅存交换信息。

缓存-主存层次

缓存-主存层次主要解决CPU和主存速度不匹配的问题。**由于缓存的速度比主存的速度高,只要将CPU近期用的信息调入缓存,CPU便可以直接从缓存中获取信息，从而提高访存速度。**但由于缓存的容量小，因此需不断地将主存的内容调人缓存，使缓存中原来的信息被替换掉。主存和缓存之问的数据调动是由硬件自动完成的,对程序员是透明的。

主存-辅存层次

主存-辅存层次主要解决存储系统的容量问题。**辅存的速度比主存的速度低,而且不能和CPU直接交换信息，但它的容量比主存大得多,可以存放大量暂时未用到的信息。**当CPU需要用到这些信息时,再将辅存的内容调人主存,供CPU直接访问。主存利辅存之间的数据调动是由硬件和操作系统共同完成的。

主存储器

概述

主存储器的结构如图：

MAR与地址总线相连，保存了我们要访问的存储单元的地址。必须经过译码器译码后才能访问到相应的存储单元。 MDR保存了我们要读出或写入的数据。读写操作通过控制电路进行控制，进行写入操作时就把MDR中的数据读出存入到MAR中指定的存储单元，读出操作就将指定存储单元中的数据存入到MDR中。
驱动器、译码器和读写电路均制作在存储芯片中，MAR和MDR制作在CPU芯片内。

主存和CPU的关系如图：

当要从存储器读出某一信息字时，首先由CPU将该字的地址送到MAR,经地址总线送至主存,然后发出读命令。主存接到读命令后,得知需将该地址单元的内容读出,便完成读操作,将该单元的内容读至数据总线上，至于该信息由MDR送至什么地方,这已不是主存的任务,而是由CPU决定的。
若要向主存存入一个信息字时，首先CPU将该字所在主存单元的地址经MAR送到地址总线,并将信息字送入MDR,然后向主存发出写命令,主存接到写命令后,便将数据线上的信息写人到对应地址线指出的主存单元巾。

主存中存储单元地址的分配
主存各存储单元的控件位置是由单元地址号来表示的，而地址总线是用来指出存储单元地地址号的，根据该地址可读出或写入一个存储字。
主存的技术指标：

1. 存储容量
2. 存储速度
3. 存储器带宽 单位时间内存储器存取的信息量。

半导体存储芯片简介

译码驱动能把地址总线送来的地址信号翻译成对应存储单元的选择信号，该信号在读/写电路的配合下完成对被选中单元的读/写操作。读/写电路包括读出放大器和写人电跻,用来完成读/写操作。有储芯片通过地址总线、数据总线和控制总线与外部连接。
地址线是单向输人的,其位数与芯片容量有关。数据线是双向的(有的芯片可用成对出现的数据线分别作为输入或输出,其位数与芯片可读出或写人的数据位数有关。数据线的位数与芯片容量有关。