VHDLday4:

学习要求
一种设计方法
自顶向下
一种器件
可编程 Altera
一种语言
HDL
一种平台
Quartus

网络资源:intel官网

1.基本概念

数字系统模型

数据流
数据流
数据流
数据流
输入部件
处理部件
输出部件
控制部件
储存部件

自顶向下的设计方法

版图设计
电路设计
逻辑设计
结构设计
行为设计
系统要求

FPGA特点:并行性,可定制
并行性决定了它不适用于逻辑流程(串行),但可以加快数据处理速度。
在写VHDL时,逻辑设计要根据并行性。

数字系统分类

数字系统
分立元件
单片机
嵌入式系统/ARM
DSP
可编程芯片
硬件工程师

FPGA方向

FPGA方向
纯硬件HDL
FPGA+ARM
全可编芯片
intel OpenCL C/C++
Xilinx HLS C/C++
FPGA+DSP

PLD分类

PLD
CPLD 基于乘积项技术
FPGA 基于查找表技术

IP分类

IP
软IP 只经过RTL级设计优化和功能验证
固IP 包含门级电路综合和时序仿真
硬IP 具有固定的拓扑结构和具体工艺

ARM属于软IP

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值