xilinx fpga ultrascale 器件GTX参考时钟注意点

最新推荐文章于 2024-11-21 09:59:30 发布

FPGA_Linuxer

最新推荐文章于 2024-11-21 09:59:30 发布

阅读量1.2k

点赞数

分类专栏： FPGA 文章标签： fpga开发

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/jingjiankai5228/article/details/126593587

版权

FPGA 专栏收录该内容

91 篇文章

订阅专栏

本文探讨了7系列GTX参考时钟的使用范围及其限制，特别是在ultrascale及ultrascale+器件中，不同SLR（Slice Logic Region）间无法共享参考时钟的问题，这对硬件设计提出了特定的要求。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

7系列的GTX参考时钟可以供本BANK及另外两个相邻BANK使用，但是ultrascale及ultrascale+器件又分了SLR0及SLR1,这两者之间不能共用参考时钟，硬件设计尤其需要注意

在这里插入图片描述

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。