VIVADO 无法找到观测核 WARNING: [Xicom 50-38] xicom: No CseXsdb register file specified for CseXsdb slave ty

已于 2022-05-04 17:07:04 修改
阅读量1.4w 收藏 53
点赞数 11
分类专栏： FPGA 文章标签： fpga开发
于 2022-05-04 17:06:05 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/jingjiankai5228/article/details/124573284
版权

VIVADO
出现上面的问题一般是由于观测核的时钟没有导致的，具体错误如下图，但是经过确定时钟是有的，没办法只能一点一点的把代码注释发现，小程序又是可以观测到ila观测核的，也就是说基本排除硬件问题

通过一点点的定位发现，造成上面的问题是由于：
在这里插入图片描述
本工程我是在其他型号的器件直接升级到其他器件类型，内部有ila核的观测时钟，是自动加上的，但是我实际工程已经没有用到sys_clk，造成一直显示无法观测的问

解决方式：可以直接更改实际用的net名称，或者直接注释掉对应的XDC约束，该问题耽误了一个下午，记录下

FPGA_Linuxer
关注
  • 11
    点赞
  • 踩
  • 53
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
vivado报错 遇到困难不要怕
qq_54037844的博客
08-21 5184
事情经过：在给工程换板子时候，ip_update日志显示-Upgrade has removed port 'gt0_qpll_lock_in'；gt0_qpll_lock_in这个信号总是被优化掉了。
ST-LINK驱动
08-13
debug时候出现NO ST-LINK Detected的错误提示，下了很多 ST-LINK驱动都不好用，这款好用，下载后点击ST-LINK_USB_V2_1_Driver文件夹下的stlink_winusb_install.bat进行安装即可
vivado----fpga硬件调试 (五) ----找不到ila核问题及解决
热门推荐
坚持
05-06 5万+
WARNING: [Xicom 50-38] xicom: No CseXsdb register file specified for CseXsdb slave type: 0, cse driver version: 0. Slave initialization skipped. INFO: [Labtools 27-1434] Device xc7k410t (JTAG device
Waveform data read from ILA core is corrupted,ILA 抓取数据出错ERROR: [Xicom 50-38]xicom: Multiple trigger
burse_liu的博客
06-27 389
如果你没有高频时钟源，可以在设计中添加PLL或MMCM（clock wizard ip核）来倍频现有的25 MHz时钟。说明此时的调试核心时钟才25MHz，这个时候时钟频率太小，抓取数据并且传输数据频率不够快，这个时候就会出现抓不出来数据，出现上述图片的错误。如果你有一个更高频率的时钟信号源（如100 MHz或300 MHz），可以尝试将这个信号连接到dbg_hub/clk。这个时候需要检查管脚约束文件，因为我这里使用的ILA是150MHz的抓取频率，但是在XDC中设置的是25MHz。
【Xilinx】vivado methodology检查中出现的critical Warning
sqqwm的专栏
05-31 522
vivado methodology检查中出现的critical Warning
vivado----fpga硬件调试 ----找不到ila核问题及解决
baivhniq的博客
06-06 3038
转帖 ILA无触发，参考下文 https://blog.csdn.net/yc16032399/article/details/83153952
vivado ila 错误 [Xicom 50-38] xicom: Unable to connect to debug core(s) on the target device.
weixin_68097967的博客
04-28 863
vivado等待触发，vitis一运行程序，vivado立马报这个错误。
VIVADO开发可能遇到的常规问题总结
zsmcdut的博客
04-15 2万+
1在综合（Synthesis）和实施（Implementation）两个过程中，在实施(Implementation)阶段，查看“Report Utilization”的资源使用报告发现相比于综合的使用资源锐减。 原因是在实施阶段进行第一步逻辑优化（Opt-design）后大部分资源被优化掉，从而在布局布线后，得出的“Report Utilization”资源利用率分析报告是不正常的，逻辑资源利用...
[FPGA/Vivado/ILA]Vivado的ILA核在Waveform界面无任何变化，抓取不到信号和数据
KKKKKKOBE_24的博客
12-04 1万+
使用Vivado软件操作ILA核，在Waveform界面如遇到抓取不到信号的问题，如下图所示： 可能在以下方面出现问题： 最基础也是最重要的： 通过IP Catalog产生ILA核后，是否在代码里例化ILA？ILA例化的信号是否正确？ 可以打开synthesized design和implemented design，查看schematic中的看看连接情况。 Add Prodes：是否加入需要观察的信号？ 添加需要观察的信号，方便观察各个时刻的波形和数据。 Trigger Setup：是否设置触发信
方法：vivado提示 “由于找不到vcomp140.dll，无法继续执行代码。重新安装程序可能会解决此问题”的解决办法
weekman93的专栏
01-12 1万+
解决办法： 1.进入控制面板，直接卸载旧的vc++15（不要选择修复，因为有可能修复也会报错）； 2.通过如下链接下载新版的vc++15的安装程序（vc_redist.x64.exe) 点我下载程序 3.下载完毕后，直接安装即可搞定； ...
Vivado 在线调试之 ILA 核
StephenZhou
03-08 1万+
对于已经通过了功能仿真的 Verilog HDL 电路，Download 到板端后，可以通过 Vivado 的 ILA 核进行在线调试，观察波形。ILA 核相当于在线的逻辑分析仪，ISE 上叫做 Chipscope，Vivado 下叫 ILA； 添加 ILA 核的方式比较简单，首先在 Vivado 集成环境中添加 ILA IP Core： 1、点击 IP Catalog，搜索 ila 核，双击...
FPGA Vivado 调试提示ILA时钟有问题
Tony
05-17 1万+
Vivado 调试报错，显示 ERROR: [Labtools 27-3412] Mismatch between the design programmed into the device 'xc7a100t' (JTAG device index = '0' and the probes file(s) 'E:/0_WORK/FQPB_Prj/par/FQPB_Prj_0126.runs/impl_1/IDCU_FPGA_TOP.ltx'. The hw_probe 'u0_sys_clk_gen/
Vivado HLS | Export RTL报错 “ERROR: [IMPL 213-28]
05-01
关于对2022.1.1以后VHLS不能生成IP核的解决补丁
xmdterm.tcl : 解决Vivado 2016.4 的 No Elf file associated with target
02-08
No Elf file associated with target 这是vivado2016.4的bug 解决方案： 1.使用system debug 代替 GDB 2.替换xmdterm.tcl 文件： 下载本xmdterm.tcl 资源，然后到你的SDK的安装目录下替换原来的xmdterm.tcl ...
VIVADO中UART IP核使用
05-21
VIVADO中UART IP核 使用的是AXI-lite通信协议，外部接口分别为RX、TX以及Interrupt。该工程中使用了UART IP核，并且写了AXI-Lite mater部分代码实现UART IP核通信，在tb文件中写了UART rtl代码，可实现IP核与代码...
rc-fpga-zcu:将fpga-zynq（火箭芯片）移植到Xilinx ZYNQ Ultrascale +板（ZCU102）
05-19
ZCU102至少可以容纳四芯RISC-V核火箭芯片。 该存储库的火箭芯片版本与原始存储库相同，该原始存储库在2018年4月。 新的火箭芯片版本可以在主流火箭芯片。 在ZCU102上，使用Vivado v2017.1进行单核配置的时钟频率...
Verilog实现示波器 基于Xilinx vivado工具开发。运行平台：
最新发布
06-29
在本文中，我们将深入探讨如何使用Verilog语言和Xilinx Vivado工具来实现一个示波器。示波器是电子工程师必备的调试工具，能够显示信号的电压随时间的变化，帮助我们理解电路行为。在数字系统设计中，利用硬件描述...
Vivado之MMCM/PLL(1)
qq_41656020的博客
04-11 1211
MMCM/PLL
【vivado】ILA调试报错 The debug hub core was not detected 以及 Data read from hw_ila [hw_ila_1] is corrupted
yundanfengqing_nuc的专栏
08-07 1万+
报错一： WARNING: [Labtools 27-3361] The debug hub core was not detected. Resolution: 1. Make sure the clock connected to the debug hub (dbg_hub) core is a free running clock and is active. 2. Make sure the BSCAN_SWITCH_USER_MASK device property in Vi.
vivado 警告代码：DRC REQP-1840 是什么意思
06-01
这个警告代码是 Vivado 设计规则检查 (DRC) 的一部分，它表示存在未连接的引脚。具体来说，REQP-1840 表示设计中存在一个或多个引脚未连接到任何其他信号源或信号接收器。这可能会导致设计错误或功能异常。您需要检查设计中的所有引脚，确保每个引脚都连接到正确的信号源或信号接收器。如果您不确定如何解决这个问题，可以参考 Vivado 的用户指南或向 Vivado 社区寻求帮助。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值