3. pcie.v 文件

最新推荐文章于 2023-06-08 08:00:00 发布
最新推荐文章于 2023-06-08 08:00:00 发布
阅读量477 收藏 2
点赞数 1
分类专栏： Lattice PCIe学习 文章标签： 学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/jjinl/article/details/125987218
版权

lattice的clarity生成的pcie核名字和当初建立IP有关系。之前我们打开clarity输入的design name叫pcie生成的verilog文件就叫pcie.v,如果输入文件叫pcie_interface则生成文件就叫pcie_interface.v。我们看一下这个文件内容

/* synthesis translate_off*/
`define SBP_SIMULATION
/* synthesis translate_on*/
`ifndef SBP_SIMULATION
`define SBP_SYNTHESIS
`endif

//
// Verific Verilog Description of module pcie
//
module pcie (pcie_x1_bus_num, pcie_x1_class_code, pcie_x1_cmd_reg_out, 
            pcie_x1_dev_cntl_2_out, pcie_x1_dev_cntl_out, pcie_x1_dev_num, 
            pcie_x1_device_id, pcie_x1_func_num, pcie_x1_hl_gto_lbk, pcie_x1_lnk_cntl_out, 
            pcie_x1_mm_enable, pcie_x1_msi, pcie_x1_npd_num_vc0, pcie_x1_pd_num_vc0, 
            pcie_x1_phy_cfgln, pcie_x1_phy_cfgln_sum, pcie_x1_phy_ltssm_state, 
            pcie_x1_pm_power_state, pcie_x1_rev_id, pcie_x1_rx_bar_hit, 
            pcie_x1_rx_data_vc0, pcie_x1_rx_lbk_data, pcie_x1_rx_lbk_kcntl, 
            pcie_x1_rxdp_dllp_val, pcie_x1_rxdp_pmd_type, pcie_x1_rxdp_vsd_data, 
            pcie_x1_subsys_id, pcie_x1_subsys_ven_id, pcie_x1_tx_ca_cpld_vc0, 
            pcie_x1_tx_ca_cplh_vc0, pcie_x1_tx_ca_npd_vc0, pcie_x1_tx_ca_nph_vc0, 
            pcie_x1_tx_ca_pd_vc0, pcie_x1_tx_ca_ph_vc0, pcie_x1_tx_data_vc0, 
            pcie_x1_tx_dllp_val, pcie_x1_tx_lbk_data, pcie_x1_tx_lbk_kcntl, 
            pcie_x1_tx_pmtype, pcie_x1_tx_vsd_data, pcie_x1_vendor_id, 
            pcie_x1_cmpln_tout, pcie_x1_cmpltr_abort_np, pcie_x1_cmpltr_abort_p, 
            pcie_x1_dl_active, pcie_x1_dl_inactive, pcie_x1_dl_init, pcie_x1_dl_up, 
            pcie_x1_flip_lanes, pcie_x1_flr_rdy_in, pcie_x1_force_disable_scr, 
            pcie_x1_force_lsm_active, pcie_x1_force_phy_status, pcie_x1_force_rec_ei, 
            pcie_x1_hdinn0, pcie_x1_hdinp0, pcie_x1_hdoutn0, pcie_x1_hdoutp0, 
            pcie_x1_hl_disable_scr, pcie_x1_hl_gto_cfg, pcie_x1_hl_gto_det, 
            pcie_x1_hl_gto_dis, pcie_x1_hl_gto_hrst, pcie_x1_hl_gto_l0stx, 
            pcie_x1_hl_gto_l0stxfts, pcie_x1_hl_gto_l1, pcie_x1_hl_gto_l2, 
            pcie_x1_hl_gto_rcvry, pcie_x1_hl_snd_beacon, pcie_x1_initiate_flr, 
            pcie_x1_inta_n, pcie_x1_load_id, pcie_x1_msi_enable, pcie_x1_no_pcie_train, 
            pcie_x1_np_req_pend, pcie_x1_npd_buf_status_vc0, pcie_x1_npd_processed_vc0, 
            pcie_x1_nph_buf_status_vc0, pcie_x1_nph_processed_vc0, pcie_x1_pd_buf_status_vc0, 
            pcie_x1_pd_processed_vc0, pcie_x1_ph_buf_status_vc0, pcie_x1_ph_processed_vc0, 
            pcie_x1_phy_pol_compliance, pcie_x1_pme_en, pcie_x1_pme_status, 
            pcie_x1_rst_n, pcie_x1_rx_dwen_vc0, pcie_x1_rx_end_vc0, pcie_x1_rx_malf_tlp_vc0, 
            pcie_x1_rx_st_vc0, pcie_x1_rx_us_req_vc0, pcie_x1_sys_clk_125, 
            pcie_x1_tx_ca_cpl_recheck_vc0, pcie_x1_tx_ca_p_recheck_vc0, 
            pcie_x1_tx_dllp_sent, pcie_x1_tx_dwen_vc0, pcie_x1_tx_end_vc0, 
            pcie_x1_tx_lbk_rdy, pcie_x1_tx_nlfy_vc0, pcie_x1_tx_rdy_vc0, 
            pcie_x1_tx_req_vc0, pcie_x1_tx_st_vc0, pcie_x1_tx_val, pcie_x1_unexp_cmpln, 
            pcie_x1_ur_np_ext, pcie_x1_ur_p_ext, refclk_refclkn, refclk_refclkp) /* synthesis sbp_module=true */ ;
            
....端口声明
    
    
    
    pcie_x1 pcie_x1_inst (...);
    refclk refclk_inst (...);
    PCSCLKDIV pcs_clkdiv0 (..);
    not (n1, pcie_x1_rst_n) ;
    
endmodule

省略部分内容。这个模块pcie端口信号有 109个。模块内部包含pcie_x1这个模块，refclk这个模块以及PCSCLKDIV和not模块。

信号名方向同步时钟功能描述
时钟和复位接口
refclk_refclkn/refclk_refclkp输入参考时钟输入。2.5G速率为100MHz，5G速率为200MHz
pcie_x1_sys_clk_125输出125MHz时钟，用于驱动用户逻辑
pcie_x1_rst_n输入低电平有效，
PCIe 收发通道
pcie_x1_hdinn0/pcie_x1_hdinp0输入PCIe x1 输入通道
pcie_x1_hdoutn0/pcie_x1_hdoutp0输出PCIe x1输出通道
TLP传输接口
pcie_x1_tx_data_vc064位输入125MTLP数据传输线
pcie_x1_tx_req_vc0输入125高电平代表传输请求，当你需要传输一个TLP包的时候，把此信号拉高。当有多个TLP包连续传输的时候，也就是burst模式，此信号要保持到最后一个包开始发送时刻
pcie_x1_tx_rdy_vc0输出125高电平表示可以开始传输。这个和上面请求信号成对。req--> rdy.请求应答
pcie_x1_tx_st_vc0输入125开始传输标志，代表数据线上数据开始有效
pcie_x1_tx_end_vc0输入125指示当前数据为TLP最后一个数据，之后必须变低
pcie_x1_tx_nlfy_vc0输入125高电平有效，指示当前TLP包作废，它可以在传输TLP包的任何时刻有效，当有效后pcie核会终止TLP发送，所以不需要上面end信号指示包结束。
pcie_x1_tx_dwen_vc0输入125高电平有效。指示64bit数据中63:32有效。在发送数据时，上面tx_data为64位，TLP以32bit为单位，如果最后一个数据不够64bit，则放到63：32这里，并拉高dwen信号。dwen=double word enable
pcie_x1_tx_val输出125时钟发送使能。就是调节发送速度。我们使用是5G速度的IPcore，有x1和x2选项，也就是1通道发送还是2通道发送，我们当前配置的x1,就是1通道发送，从上面我们可以看出只配了1对hdoutp/n.当配置x2的时候，发送速率就是5Gbps+5Gbps=10Gbps，PCIe信号采用8/10编码，所以有效数据为8Gbps。我们时钟125M，我们数据线宽度64位，则用户接口发送速率 125M×64=8Gbps，此时PCIe发送速率和用户发送速率匹配。当我们使用x1的时候PCIe发送速率降低1半，此时用户的接口时钟和数据线宽度未变，发送速率还是8G，这就需要使用此信号来指示当前时钟是否有效，降低发送速率，此信号间隔有效就可以达到调节发送速率
pcie_x1_tx_ca_ph_vc09位输出125posted-header信用值，最高位为1表示无限大的信用值，此时低8位忽略。高位为0时，低8位代表信用值。信用值表示对方接收端口还有多少缓冲区，用于数据流量控制，下面一样
pcie_x1_tx_ca_nph_vc09位输出125non-posted-header信用值
pcie_x1_tx_ca_cplh_vc09位输出125completion header信用值
pcie_x1_tx_ca_pd_vc013位输出125posted data 信用值
pcie_x1_tx_ca_npd_vc013位输出125non-posted data 信用值
pcie_x1_tx_ca_cpld_vc013位输出125completion data 信用值
pcie_x1_tx_ca_p_recheck_vc0输出125高电平指示发送一个 posted tlp，信用值发生变换
pcie_x1_tx_ca_cpl_recheck_vc0输出125高电平指示发送一个completion tlp，信用值发生变化
pcie_x1_rx_data_vc064位输出125接收数据总线
pcie_x1_rx_st_vc0输出125高电平指示数据线上 是TLP开始数据
pcie_x1_rx_end_vc0输出125高电平指示数据线是TLP结束数据
pcie_x1_rx_dwen_vc0输出125指示数据线上63：32数据有效
pcie_x1_rx_us_req_vc0输出125高电平表示不支持的TLP请求
pcie_x1_rx_malf_tlp_vc0输出125高电平表示当前TLP包有问题，长度或者格式不对
pcie_x1_rx_bar_hit7位输出125PCIe BAR空间指示。bit0--> BAR0, bit1-->BAR1...bit5-->BAR5, bit6-->扩展ROM区域。使用64bit空间时候，只有最小BAR编号有效。这个信号会和rx_st信号同时有效
pcie_x1_ur_np_ext输入125高电平指示不支持的non-posted 请求
pcie_x1_ur_p_ext输入125高电平指示不支持的posted请求
pcie_x1_ph_buf_status_vc0输入125指示用户buffer满，posted header buffer
pcie_x1_pd_buf_status_vc0输入125指示用户buffer满，posted data buffer
pcie_x1_nph_buf_status_vc0输入125指示用户buffer满，non-posted header buffer
pcie_x1_npd_buf_status_vc0输入125指示用户buffer满，non-posted data buffer
pcie_x1_ph_processed_vc0输入125
pcie_x1_nph_processed_vc0输入125
pcie_x1_pd_processed_vc0输入125高电平使能 pd_num值
pcie_x1_npd_processed_vc0输入125高电平使能 npd_num值
pcie_x1_pd_num_vc08位输入125posted data 信用值处理
pcie_x1_npd_num_vc08位输入125non-posted data 信用值处理
物理层
pcie_x1_no_pcie_train输入异步信号高电平禁止LTSSM训练，并让LTSSM进入L0状态
pcie_x1_force_lsm_active输入异步信号让所有通道进入链接状态
pcie_x1_force_rec_ei输入异步
pcie_x1_force_phy_status输入异步
pcie_x1_force_disable_scr输入异步禁止PCIe TLP干扰器
pcie_x1_hl_snd_beacon输入125高电平请求发送标记
pcie_x1_hl_disable_scr输入异步高电平发送禁止干扰位在TS1/TS2序列
pcie_x1_hl_gto_dis输入异步高电平请求进入disable 状态当LTSSM进入config或者recovery状态
pcie_x1_hl_gto_det输入125高电平请求进入Detect状态当LTSSM在L2或者disable状态
pcie_x1_hl_gto_hrst输入高电平请求进入Hot Reset状态当LTSSM在recovery状态
pcie_x1_hl_gto_l0stx输入125高电平请求进入L0s状态当LTSSM在L0状态
pcie_x1_hl_gto_l0stxfts输入125高电平请求进入L0s状态并传输FTS当LTSSM在L0s状态
pcie_x1_hl_gto_l1输入125高电平请求进入L1状态当LTSSM在L0状态
pcie_x1_hl_gto_l2输入125高电平请求进入L2状态当LTSSM在L0状态
pcie_x1_hl_gto_lbk4位输入125高电平请求进入loopback状态当LTSSM在config或者recovery状态
pcie_x1_hl_gto_rcvry输入125高电平请求进入recovery状态当LTSSM在L0,L0s或者L1状态
pcie_x1_hl_gto_cfg输入125高电平请求进入config模式当LTSSM在recovery状态
pcie_x1_phy_ltssm_state4位输出125物理层LTSSM当前状态。0000：dectect状态;0001:polling;0010:config ; 0011:L0; 0100:L0s; 0101:L1; 0110:L2; 0111:recovery; 1000: loopback; 1001: hot reset; 1010:diable
pcie_x1_phy_cfgln2位输出125指示连接通道
pcie_x1_phy_cfgln_sum3位输出125连接宽度000：无连接定义；001:x1 ; 010:x2 ; 100: x4
pcie_x1_phy_pol_compliance输出125高电平指示LTSSM在polling compliance状态
pcie_x1_tx_lbk_rdy输出250使能主机的loopback功能
pcie_x1_tx_lbk_kcntl8位输入250loopback功能，后续禁用loopback
pcie_x1_tx_lbk_data250后续禁用loopback
pcie_x1_rx_lbk_kcntl后续禁用loopback
pcie_x1_rx_lbk_data后续禁用loopback
数据链路层
pcie_x1_dl_active输出125
pcie_x1_dl_inactive输出125
pcie_x1_dl_init输出125
pcie_x1_dl_up输出125
pcie_x1_tx_dllp_val2位输入125电源消息发送命令。00：无消息， 01：发送DLLP使用tx_pmtype, 10:发送DLLP使用tx_vsd_data, 11:不使用
pcie_x1_tx_pmtype3位输入125电源消息类型。000：PM L1 ， 001：PM L2， ...
pcie_x1_tx_vsd_data24位输入125厂商自定义数据发送DLLP
pcie_x1_tx_dllp_sent输出125请求DLLP发送
pcie_x1_rxdp_pmd_type3位输出125接收电源消息类型 000： PM L1 ， 001： PM L2....
pcie_x1_rxdp_vsd_data24位输出125厂商自定义DLLP数据接收
pcie_x1_rxdp_dllp_val2位输出125电源消息接收
传输层
pcie_x1_cmpln_tout
pcie_x1_cmpltr_abort_np
pcie_x1_cmpltr_abort_p
pcie_x1_np_req_pend
配置寄存器
pcie_x1_bus_num8位输出125配置的bus num
pcie_x1_dev_num5位输出125
pcie_x1_func_num3位输出125
pcie_x1_cmd_reg_out6位输出125PCI Type0命令寄存器。bit0：IO Space bit1：mem space bit2：bus master bit3：parity error response bit4：serr enable bit5：interrupt disable
pcie_x1_dev_cntl_out15位输出125
pcie_x1_lnk_cntl_out8位输出125
pcie_x1_inta_n输入125传统的中断请求
pcie_x1_msi8位输入125MSI中断，上升沿发送
pcie_x1_flr_rdy_in输入125
pcie_x1_initiate_flr输出125
pcie_x1_dev_cntl_2_out输出125
pcie_x1_mm_enable3位输出125
pcie_x1_msi_enable输出125MSI中断使能
pcie_x1_pme_status输入125
pcie_x1_pme_en输出125
pcie_x1_pm_power_state2位输出125电源状态
pcie_x1_load_id输入125
pcie_x1_device_id16位输入125设备ID号
pcie_x1_vendor_id16位输入125厂商ID号
pcie_x1_rev_id8位输入125版本
pcie_x1_class_code24位输入125类代码
pcie_x1_subsys_ven_id16位输入125厂商子ID
pcie_x1_subsys_id16位输入125系统子ID
pcie_x1_flip_lanes
pcie_x1_unexp_cmpln

jjinl
关注
  • 1
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
基于verilogHDL的PCIE接口设计以及Modelsim仿真.7z
07-09
基于verilogHDL的PCIE接口设计以及Modelsim仿真,FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物.PCI-Express是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，是由英特尔在2001年提出的，旨在替代旧的PCI，PCI-X和AGP总线标准。
linux启动cfg服务,超详细PXE批量部署Linux
weixin_39761558的博客
05-03 515
原理：1、客户机可以通过服务端dhcp在获取IP地址，并且dhcpd服务器会告诉客户端tftp服务器IP地址。2、pxe客户端会从tftp服务器上下载pxelinux.0操作系统和这个操作系统对应的配置文件(default)至本机，在本机上运行pxelinux.0这个操作系统，这个操作系统会加载自己的配置文件:default.default加载后会弹出一个安装系统选择界面，让用户去选择要安装哪个操...
Linux ln命令详解
一个疯狂善良的程序员
12-27 1072
ln命令来自于英文单词link的缩写，中文译为“链接”，其功能是用于为某个文件在另外一个位置建立同步的链接。Linux系统中的链接文件有两种形式，一种是硬链接（hard link），另一种是软链接（symbolic link）。交互模式，若目标文件已经存在，则提示用户确认进行覆盖。此选项允许“root”用户建立目录的硬链接。把指向目录的符号链接视为一个普通文件。详细信息模式，输出指令的详细执行过程。为每个已存在的目标文件创建备份文件。强制创建链接，即使目标文件已经存在。对源文件建立符号链接，而非硬链接。
开源项目 | 详细介绍下基于PCIe通信的Verilog/FPGA开源项目KastnerRG/riffa
SteveRocket's-Blog
06-08 2919
KastnerRG/riffa是一个基于PCIe通信的Verilog/FPGA开源项目，旨在提供一个高性能、低延迟和可扩展的通信解决方案。该项目由美国加州大学圣地亚哥分校的研究人员开发，已经在多个应用领域得到了广泛应用。可以用于在 FPGA 之间、FPGA 和计算机之间进行数据传输。本篇将从KastnerRG/riffa的项目背景、项目特点、项目结构，以及项目的应用，介绍下基于PCIe通信的Verilog/FPGA开源项目，从此开源项目中可以学习到一些开发的技巧，推荐学习。
FPGA纯verilog实现RIFFA的PCIE测速实验，提供工程源码和QT上位机
qq_41667729的博客
03-19 1890
FPGA纯verilog实现RIFFA的PCIE测速实验，提供工程源码和QT上位机 本文详细描述了RIFFA的实现设计方案，使用Xilinx的PCIE IP作为桥接工具，实现PCIE和电脑主机的简单通信，并在电脑端运行测试测试的QT上位机，工程代码编译通过后上板调试验证，文章末尾有演示效果，可直接项目移植，适用于在校学生、研究生项目开发，也适用于在职工程师做项目开发，可应用于医疗、军工等行业的数字成像和图像传输领域；
Verilog pcie_can_root.sv
qq_46621272的博客
07-20 675
采用 FPGA + SJA1000 实现 PCIe to CAN Verilog 代码 system verilog: pcie_can_root.sv
FPGA纯verilog实现RIFFA的PCIE通信，提供工程源码和软件驱动
qq_41667729的博客
03-18 7435
FPGA纯verilog实现RIFFA的PCIE通信，提供工程源码和软件驱动 PCIE是目前速率很高的外部板卡与CPU通信的方案之一，广泛应用于电脑主板与外部板卡的通讯，PCIE协议极其复杂，想要掌握不容易，所以Xilinx和Altera等FPGA厂商直接推出了相关IP供用户使用，比如Xilinx的XDMA，这种IP直接集成了PCIE通信的所有内核资源，并已封装为AXIS接口，用户在使用时只需要按照AXIS流数据格式收发即可，相当于傻瓜式使用PCIE，但是，如果你想装个杯，想要自己研究甚至手写一个PCIE收
Verilog pcie_can_root.xdc
qq_46621272的博客
07-20 585
采用 FPGA + SJA1000 实现 PCIe to CAN FPGA 约束文件。 Xilinx Vivado: pcie_can_root.xdc
PCI Express M.2 Specification V1.1.zip
07-18
M.2接口的详细手册，里面有详细的介绍，包括接插件封装、板卡尺寸等等
U.2接口规范（SSF-8639）PIN定义
09-27
U.2 接口规范（SSF-8639）PIN定义.The contact numbering scheme is an extension of the contact numbering schemes......Figure 5-1 shows the contact numbering for a fully populated version of an SFF-8639 ...
verilog-pcie:Verilog PCI Express组件
04-29
Verilog PCI Express组件自述文件 有关更多信息和更新： : GitHub存储库： : 介绍 PCI Express相关组件的集合。 包括PCIe至AXI和AXI lite桥接器，简单的PCIe AXI DMA引擎以及灵活的高性能DMA子系统。 当前支持使用64位和512位接口的Xilinx Ultrascale和Ultrascale Plus PCIe硬IP内核。 包括利用完整cocotb测试平台。 文献资料 PCIe AXI和AXI lite主站 pcie_us_axi_master和pcie_us_axil_master模块提供了PCIe和AXI之间的桥梁。 这些可用于实现PCIe BAR。 pcie_us_axil_master模块是一个非常简单的模块，用于提供寄存器访问，仅支持32位操作。 pcie_us_axi_master模块更加复杂，将PCIe操
简易PCI Verilog代码
06-01
简易的PCI verilog代码，Slave模式，简单易懂，
verilog的PCI源代码，非常详细，顶层模块到各个子模块都有
01-26
verilog的PCI源代码，非常详细，顶层模块到各个子模块都有,很适合学习
Verilog实现以太网接口
05-10
ISE环境实现Verilog的以太网接口。。。。。。。。。。。。。。。。。。。。。。。。。
P8B75-V-ASUS-1608-mod.CAP
10-29
asus P8B75-V-ASUS-1608-mod.CAP 已添加 pcie nvme 模块 用 asus update 直接刷入就行了 bios 高级 启动 csm 里面可以看到 pcie 的选项
PCIe_Card _Electromechanical_Specification_V4.09_2018.zip
05-28
PCI Express Card Electromechanical Specification Revision 4.0, Version 0.9
BIOS添加NVME驱动工具及教程.rar
03-09
老主板没有M.2接口（nvme协议）又想用M.2（nvme协议）固态硬盘，有救了，通过该工具可以修改主板BIOS，使其能够识别通过pcie接口转M.2的固态硬盘，修改需谨慎，刷BIOS有风险，想清楚再操作。
verilog-pcie
timewh的专栏
05-27 1290
https://github.com/alexforencich/verilog-pcie
PCIe链路训练link training
热门推荐
Lucky
03-28 1万+
1. 链路训练基本概念 PCIe总线中的链路初始化与训练（Link Initialization & Training）是一种完全由硬件实现的功能，处于PCIe体系结构中的物理层。整个过程由链路训练状态机（Link Training and Status State Machine，LTSSM）自动完成，也就说基本没有数据链路层和事务层啥事。 LTSSM在PCIe体系结构中的位置的示意图如下： 在系统复位后，会自动进行链路训练，以达成以下目标：位锁定（Bit Lock）、字符锁定（Symbol L
[VRFC 10-2063] Module <CH367_PCIE_trans> not found while processing module instance <u_ch367_pcie> ["C:/vivado_project/CH367_PCIE_trans/CH367_PCIE_trans.srcs/sim_1/new/tb_ch367_pcie.v":48]怎么解决
最新发布
06-10
3.检查是否将所有需要的文件添加到了Vivado项目中。 4.如果使用了IP核，确保已经正确地生成IP核。 5.如果使用了自定义IP核，确保已经正确地编写了HDL代码。 6.尝试重新编译Vivado项目并重新运行仿真。 希望这些...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

jjinl

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值