有一条高速 PCB 设计规则自诞生以来就被过度传播和误解:传输线临界长度规则。该规则也称为 25% 上升时间规则。该规则基本上规定了不需要计算走线阻抗的情况,其内容如下:如果走线长度小于数字信号行进距离的 25%,则走线阻抗无关紧要。
此高速 PCB 设计规则仅在特定情况下才正确。大多数情况下不应使用此规则。 |
新设计师经常引用这条规则,你会看到许多人仅仅因为背诵这条规则就宣称自己是专家。这里的主要问题是缺乏背景。我见过设计师引用临界长度是上升时间内行进距离的 1/2、1/3、1/4、1/5、1/6、1/8、1/10、1/12 和 1/20。不幸的是,人们必须意识到以下几点:
所有上述价值观都是相互矛盾的,并且该规则仅应在特定情况下使用。
如果设计规则有 9 种不同的可能值,那么它可能就是一条无用的设计规则。如果您使用此规则,则只是在猜测。因此,我可以放心地宣布,这个概念永远不应用作设计规则,我将在下面概述原因。
为什么设计师使用临界长度规则
设计师引用此设计规则的最常见原因是他们想找个借口避免计算具有阻抗规范的总线的阻抗。在当今技术发展史上,有数百种免费在线计算器,并且 PCB 设计软件包括阻抗计算器,这种方法只是偷懒而已。计算阻抗从未如此简单,因此任何想成为专业人士的设计师都没有理由避免这样做。
人们能够定义临界长度的原因与传输线的输入阻抗有关。当数字组件发出信号时,信号在进入传输线时会看到输入阻抗,输入阻抗取决于以下因素:
- 源与负载之间的距离
- Z 0与负载阻抗之间的百分比差
我们可以在下图中看到输入阻抗在互连源侧出现的位置。
如果要使用临界长度规则,则需要了解输入阻抗值。这是因为不匹配的传输线的阻抗看起来等于输入阻抗(频率函数)。
如何正确计算临界长度
因为每个人都继续将这条设计规则视为真理,所以我将展示如何实际确定正确的临界长度。为了确定临界长度,我们首先必须了解为什么要定义临界长度。
我们之所以可以定义临界长度,是因为当连接它们的传输线变长时,输入阻抗可能不等于负载阻抗。通常,您希望输入阻抗等于通道的目标阻抗规格。
因此,在开始计算之前,我们需要以下输入:
- 接口的目标阻抗(通常为 50 欧姆)
- 负载的输入阻抗
- 传输线电流特性阻抗
- 线路与目标阻抗之间的可接受偏差
- 数字信号的一些带宽限制
- 传输线上的传播常数。
请注意,此列表中根本不需要上升时间。上升时间在确定临界长度方面不起作用。人们可以用上升时间的一小部分来量化临界长度,这纯属巧合。下面的例子说明了原因。
微带示例
现在让我们看一个简单的模拟来演示这些要点。假设我们有一个微带(5 mil 层,Dk = 4,Df = 0.02,忽略导体损耗),它连接源和负载,阻抗规格为 50 Ohm。为简单起见,假设负载端接至 50 Ohm,负载电容足够大,因此我们预计负载的 10%-90% 上升时间为 1 ns,信道带宽为 350 MHz;该“可用信号带宽”仅基于 -3 dB 信道带宽近似值,但请注意,此近似值仅在非常特定的情况下准确 ,并且仅在此处用于方便演示该概念。
首先,假设我们放置了一条特性阻抗为 80 欧姆的线路,为了简单起见,我们忽略了损耗。下图显示了基于 350 MHz 信道带宽限制的该线路的输入阻抗。我们可以将这条线路做多长,才能看到输入阻抗出现太大偏差?
下图显示了特性阻抗为 80、70 和 60 欧姆的微带线的结果。x 轴显示线路长度占上升时间内行进长度的百分比(我将其命名为上升时间长度)。y 轴显示输入阻抗与 50 欧姆目标阻抗之间的百分比偏差。虚线显示阻抗偏差极限为 20% 时的 x 轴比率。
具有 350 MHz 带宽要求和 1 ns 上升时间信号的微带的临界长度。
我们该如何解读这一点呢?
假设我们正在设计一个通道以达到我上面标记的 20% 阻抗偏差限制,这意味着我们的接口的阻抗公差不超过 ±20%。80 欧姆线路的临界长度将是上升时间长度的 23%,而 60 欧姆线路的临界长度是上升时间长度的 40%。如果线路的特性阻抗接近 50 欧姆,则临界长度接近无穷大。
现在假设我们需要带宽为 500 MHz,阻抗偏差更实际,为 10%。这三个微带线的临界长度会怎样?下图显示了临界长度如何变得更小。80 欧姆线的临界长度约为 11%,而 60 欧姆线的临界长度为 18%。
具有 500 MHz 带宽要求和 1 ns 上升时间信号的微带的临界长度。
在上面的例子中,我为了简单起见任意将带宽设置为 500 MHz。但请记住,在大多数实际情况下不应使用拐点频率,因为还有许多其他比特流在上升时间和带宽之间没有明确的关系。任何 PAM 调制通道都具有此属性,包括以太网、超快速 SerDes 和专用逻辑接口(例如,使用 FPGA 生成)。对于无线系统中的 FM 信号或 QAM 信号,尽管通道正在传输数字数据,但根本没有“上升时间”;在这种情况下,您将如何定义临界长度?(提示:它将涉及载波波长)
重要结果
很明显,临界长度取决于线路的特性阻抗,这一点并不令人意外。适度的阻抗差异和适度的带宽变化会导致临界长度发生很大变化,这一点并不令人意外。但更重要的是,上述结果显示了关于临界长度的一些非常重要的信息:
临界长度值取决于:
|
我再重复一遍:临界长度绝对不依赖于上升时间,重要的是所需的通道带宽。第二个重要结果如下:
临界长度取决于您的传输线、材料系统、基板厚度和损耗。如果我们以更高的频率运行并包括铜损耗,则所有临界长度都会更短。 |
请记住,在上面的计算中,我对负载阻抗、它设置的通道带宽以及负载上产生的上升时间做出了非常宽松的假设。实际上,这些数字可能会有很大差异,因此我们的等效“上升时间长度”将有很大差异。这又引出了另一点需要强调:
就所需上升时间而言,通道带宽的拐点频率公式只是基于 RC 电路行为的近似值。实际线路和负载可能会产生不同的通道带宽与上升时间关系,没有一个公式可以涵盖所有情况。 |
在更现实的线路中,我们包括所有损耗并考虑负载电容/封装电感/故意放置的终端,带宽与上升时间的关系非常复杂。如果您处理的是基本方波二进制信号,则需要求解超越方程才能确定 -3 dB 带宽。这只是避免拐点频率的另一个原因,因为您会进入具有损耗和寄生效应的较长通道。
什么时候需要使用临界长度规则?
如果您的高速接口有阻抗规格,那么您永远不应该使用临界长度规则。只需计算阻抗,所涉及的数学很简单。您还可以找到免费的阻抗计算器,它们会为您提供准确的估算值。
在与客户合作的过程中,我从未在专业项目中使用过临界长度规则,除了一种情况:具有非常快上升时间但没有阻抗规范的推挽总线。这里真正重要的唯一示例是 SPI 或快速 GPIO;没有SPI 走线阻抗规范,但某些 SoC 上的上升时间在实际负载电容下可以短至几纳秒。某些高级组件上的 GPIO 也可能出现同样的情况。
下图显示了AWR2243 收发器数据表中的两个表格,我已在许多客户雷达模块项目中使用了该收发器。您可以看到 SPI 线路和 GPIO 可以在非常短的上升时间内运行。
实际上,SPI 总线和一些 GPIO 线路也可能非常长,在这种情况下,它们可能需要一些串联电阻来匹配驱动器输出阻抗。串联电阻还会减慢输出信号,这对 EMI 有帮助。
在这种情况下,应该使用临界长度规则,但仍需要确定带宽(可能基于采样率或上升时间)。在这种情况下,您实际使用该规则的唯一原因是确定是否在总线上放置终端串联电阻。但是,这里重要的一点是,您没有与任何目标阻抗进行比较!请记住,在这种情况下,您可以选择这些线路的阻抗,因为您可以选择走线宽度。
概括
正如我们上面所看到的,正确使用临界长度设计规则需要至少 3 次阻抗计算和 6 个输入值。我们甚至还没有触及带宽部分,这需要用传输线求解超越方程才能得到正确结果。因此,有人会以临界长度概念为借口来避免计算阻抗,这很讽刺,尤其是当需要进行阻抗计算才能正确实现这一点时。
我认为这强调了我的主要观点:
不要在阻抗控制总线上使用临界长度规则。只需设计目标阻抗就容易得多。 |
虽然这个概念不应作为设计规则使用,但它仍然可以作为一种解释工具,帮助您理解为什么您可能会在S11 图中看到高回波损耗之类的现象。我认为这非常有用,因为 S11 基本上可以告诉您输入阻抗,并且在特定频率下,您可能会发现输入阻抗与目标阻抗有很大不同。可以使用带有输入阻抗计算的“临界长度分析”来识别产生大回波损耗的非常具体的特征,类似于通过查看 TDR 测量所做的操作。