Xilinx ZYNQ Ultrascale+ 性能测试之 Video Multi Scaler

最新推荐文章于 2024-05-06 11:39:54 发布
最新推荐文章于 2024-05-06 11:39:54 发布
阅读量1.1k 收藏 1
点赞数
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/justdemo/article/details/116565657
版权

Video Multi Scaler 的 总线频率配置为 300M
Samples per Clock 配置为4
其他配置如下
在这里插入图片描述
占用资源比较多，如下：
在这里插入图片描述

跑Bare Metal，用官方的 xv_multi_scaler_example.c 稍微修改下
源为 1080P 图片，目标为 720P 图片，格式为 YUYV8

每次同时跑几张图片每秒帧率
1555fps
2278fps
4138fps
692fps
869fps

上面的帧率成比例关系，速度为 1920 * 1080 * 2 * 555 = 2195MByte/s，如果前文测试的内存带宽没错，那么瓶颈不是内存
瓶颈应该是 总线频率 和 Samples per Clock

justdemo
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
图像Scaler缩放因子计算器
11-13
图像缩放因子计算器，根据输入和输出的图像分辨率，分别计算水平缩放因子和垂直缩放因子。
Xilinx Video 教程 Lesson 5
aaimecn的博客
02-20 5834
https://forums.xilinx.com/t5/Video-and-Audio/Video-Beginner-Series-5-Saving-simulation-outputs-to-an-image/td-p/860595 如何在视频或者图像仿真的时候输出一个测试结果(直接看仿真窗口结果可太痛苦了) 用PPM格式真的很棒 这一课对VIP 和 sv的范本也很赞 https://forums.xilinx.com/t5/Video-and-Audio/Video-Beginner-..
【IC设计】Xilinx不同系列的Zynq板卡介绍(Zynq-7000，UltraScale MPSoC/RFSoC，ACAP）
VICI的博客
05-06 325
针对不同的应用领域，Xilinx 公司设计开发了各种逻辑资源规模和集成各种外设功能的 Zynq SOC 器件，包括专为成本优化的 Zynq-7000 平台，面向高性能实时计算应用领域的 Zynq UltraScale+ MPSoC，面向射频通信的 Zynq UltraScale+ RFSoC，以及具备高度可扩展特性的自适应加速平台 ACAP。通过运行各种成熟的操作系统（Linux、RTOS），这些成熟的 OS 所提供的中间件、协议栈、加速器和 IP 生态环境等，能为用户提供最简洁高效的应用开发环境。
基于xilinx异构平台上视频采集分析
浩瀚之水的专栏
08-01 3748
1.设备树结构 xilinx平台端 vcap_csi { compatible = "xlnx,video"; dmas = <&Video_IN_1ch_v_frmbuf_wr_0 0>; dma-names = "port0"; ports { #address-cells = <1>; #size-cells = <0>; port@0 { reg = <0>;
Xilinx ZYNQ Ultrascale+ 性能测试之 Video Multi Scaler (Linux篇)
justdemo的博客
10-04 1680
前面有在Bare Metal下测试，本次在Linux系统下测试。 Video Multi Scaler 的 总线频率配置为 300M，配置如下： Samples per Clock 配置为4，发挥最大性能。 Multi Scaler 通过 AXI SmartConnect 和 ZYNQ 的 S_AXI_HP2_FPD 一对一直接相连。 使用Xilinx官方的 xilinx-multi-scaler.ko 驱动，应用程序通过V4L2访问测试。 源格式 目标格式 帧率 1080P YUYV 8
Multi-scaler的裸机测试流程
HackEle的博客
05-19 232
关注、星标公众号，精彩内容每日送达作者：AMD intern Zhang Guanghao文章来源：AMD Xilinx开发者社区01IP的介绍 Multi-Scaler是一个用于图像缩放的视频处理IP核，支持最多8路输出，使用Memory接口，从源缓冲区读取图像，在H和V域进行缩放后写入到目的缓冲区，源端的缓地址和目的端缓存地址可以动态的更改，输出完成之后会产生一个中断信号。IP的配...
Xilinx Video 基础教程
aaimecn的博客
02-20 2407
Xilinx video 基础教程 从图片的基础开始讲的 非常推荐 https://forums.xilinx.com/t5/Video-and-Audio/Xilinx-Video-Series/td-p/849583 上面链接是目录
Xilinx Zynq UltraScale+ MPSoC ZCU106-硬件开发文档类资源--完整版.zip
09-14
Xilinx Zynq UltraScale+ MPSoC ZCU102开发板的最新PCB、原理图、BOM单、约束文件（XDC）以及板卡硬件设计指导书等，对于硬件设计有很大的参考价值。本博客文章”Zynq Ultrascale+ MPSOC硬件开发之与Zynq7000芯片...
Xilinx Zynq UltraScale+ MPSOC XCZU4EV 核心板原理图
07-10
【Xilinx Zynq UltraScale+ MPSOC XCZU4EV 核心板原理图】是基于Xilinx公司的Zynq UltraScale+多处理器系统级芯片（MPSOC）的电路设计，主要用于嵌入式系统开发。这个核心板集成了处理器系统（PS）和可编程逻辑（PL...
Software Defined Radio with Zynq Ultrascale+ RFSoC
最新发布
06-08
这本书介绍了Zynq Ultrascale+ RFSoC，这是一种将真正的单芯片软件定义无线电（SDR）带入市场的技术。RFSoC设备是首批将多个射频信号链与Arm应用和实时多核处理器以及可编程逻辑集成于一体的自适应SoC（系统级芯片）...
rc-fpga-zcu:将fpga-zynq（火箭芯片）移植到Xilinx ZYNQ Ultrascale +板（ZCU102）
05-19
Xilinx ZYNQ Ultrascale + ZCU102上的RISC-V火箭芯片关于这个仓库这是FPGA 上RISC-V的ZCU102端口。 ZCU102至少可以容纳四芯RISC-V核火箭芯片。 该存储库的火箭芯片版本与原始存储库相同，该原始存储库在2018年4月。 ...
xilinx FPGA vadio scaler tst
10-12
xilinx视频缩放IP核的图像验证，抓取图像数据进行modelsim仿真，生成txt数据放到matlab进行结果确认。
xilinx zynq TPG ip核 licence
05-06
xilinx zynq TPG ip核 licence，供zynq爱好者一起学习
video_stream_scaler_latest.tar.gz 基于FPGA的视频流缩放设计
07-21
基于硬件描述语言设计的视频缩放设计，本设计为设计源码，对相关领域的人员具有很好的参考意义
XILINX ZYNQ UltraScale+ ZU2EV SCH核心板原理图
07-24
XILINX ZYNQ UltraScale+ ZU2EV_SCH核心板原理图， Zynq UltraScale+MPSoC是Xilinx推出的第二代多处理SoC系统，它在第一代Zynq-7000的基础上进行了全面升级。 该芯片基于业内最先进的16nm FinFET+工艺制程打造，整合...
如何在触摸和鼠标模式之间切换Outlook
cuma1988的博客
10-10 3270
If you swap between using a mouse and a touch screen on your Windows 10 computer or you struggle with using a mouse, you can change the Outlook client’s input mode to suit your needs. Here’s how to to...
Xilinx Video 教程 Lesson 3
aaimecn的博客
02-20 1351
在Verilog 级别 我们经常碰到的一个问题就是怎么在仿真中加入一个图像源文件 PPM格式是个好办法， 稍后值得试一试 https://forums.xilinx.com/t5/Video-and-Audio/Video-Beginner-Series-3-RTL-simulation-with-input-from-an-image/td-p/853243 ...
HDMI设计8--Video In to AXI4-Stream and AXI4-Stream to Video Out
Archar_Saber的博客
03-18 4468
Reference1:https://china.xilinx.com/content/dam/xilinx/support/documentation/ip_documentation/v_vid_in_axi4s/v5_0/pg043_v_vid_in_axi4s.pdf Reference2:https://china.xilinx.com/content/dam/xilinx/support/documentation/ip_documentation/v_axi4s_vid_out/v4_0/p
Xilinx Video 教程 Lesson 2
热门推荐
aaimecn的博客
02-20 1万+
这一课是讲解AXI Video视频流信号格式的 https://forums.xilinx.com/t5/Video-and-Audio/Video-Beginner-Series-2-From-Native-video-to-AXI4-Stream/td-p/851073 这个教程非常有帮助的一点就是 对视频流AXI信号的介绍： 尤其是 tdata / tvalid / tready / tuser / tlast信号的具体含义都是什么。。。 简单扼要，附有测试工程，非常有帮助! 工程是20.
Xilinx Zynq UltraScale+ RFSoC技术概述
8. **低功耗设计**：通过优化的架构和工艺技术，Xilinx Zynq UltraScale+ RFSoC实现了高性能与低功耗的平衡，适用于对能耗敏感的应用场景。 Xilinx Zynq UltraScale+ RFSoC是面向下一代通信系统和网络基础设施的...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值