在Multisim中使用与非门及74LS00设计RS锁存器和D锁存器

一、RS锁存器

1、简介

R-S锁有很多种实现方式。将两个有两个输入的非与门连在一起，其中任意一个的输出都是另外一个的一个输入。其余的输入R和S通常被赋以逻辑值1.

RS锁存器（与非门版）的结构图：

RS锁存器的真值表：

当R端可S端都为0时，保持上次输出不变。
当R端和S端都为1时此时输出 Q 和 Q非 均为0。但由于实际电路的延迟，S端和R端不可能同时变为0，就会出现不确定值，故R端和S端都为1时称为非法状态，设计电路时应避免这个状态
当R端为0，S端为1，由电路图可知，Q始终为1，故称S端为置位端（置1端）
当R端为1，S端为0，由电路图可知，Q始终为0，故称R端为复位端（置0端）

2、利用74LS00设计RS锁存器

将上图中的与非门利用74LS00替换后所得电路图：

二、D型触发器

1、简介

D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。

其结构图如下：

D触发器由4个与非门组成，其中G1和G2构成基本RS触发器。电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在CP触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。边沿D触发器也称为维持-阻塞边沿D触发器。边沿D触发器可由两个D触发器串联而成，但第一个D触发器的CP需要用非门反向。

其工作原理为：

CP=0；S的变化不能传到右边俩个与非门，Q保持现有状态。

CP=1；S经左边俩个与非门转换成一对互补信号送到右边俩个与非门，改变Q的状态。

在CP=1情况下，若S=0，则Q=0；若S=1，则Q=1。

2、利用74LS00设计D触发器

将上图中的与非门利用74LS00替换后所得电路图：

在电路板上进行验证后发现与实验理论结果相符。

如有纰漏，欢迎各位大佬指出。