《VHDL数字系统设计与应用》在校课程记录——实验二：全加器的设计

一、绘制原理图：

1、半加器原理图：

2、生成波形图：

二、生成模块（半加器模块）：

三、使用生成的“半加器”模块绘制1位全加器电路图：

1、一位全加器原理图：

2、添加“半加器”元件：

3、生成波形图：

四、下载程序到开发板：

1、接入仿真器，打开开发板电源

2、查看引脚定义并配置引脚：

引脚定义：

打开引脚配置界面：

示例：

3、仿真：

4、验证