浅谈PSRAM验证的信号完整性问题——AP Memory

---

前言

用户在验证package封装的IC时，常常会困扰于各种匪夷所思的信号完整性问题，导致IC测试高频上不去或直接结果Fail。
本章以AP Memory的某款Package封装的PSRAM验证展开讲解，提出在硬件接口上可能遇到信号质量问题，并总结一些相应解决方案。

---

以下是本篇文章正文内容

一、接口困扰

验证Package PSRAM时往往第一步的考虑，就是如何将PSRAM的信号顺利地接入主板的IO口。可是通常主板设计时并未留有相应封装的焊盘可直贴。于是用户们开始开发各种脑洞将PSRAM花式连接至主板上。下面几张图是曾经碰到过SOP 8 PSRAM的连接方式，看看你是否也曾如此操作过。
1、蜘蛛式

2、彩虹桥

3、举高高

Anyway，硬件工程师从不缺乏艺术细胞，一定是未来概念科技思维的源泉。

二、传输线多长合适？

以上几幅常见的转接图中，第一眼印象最深的一定是传输线的线长。可以看出从主板接口出来到PSRAM的线长估计有5~20cm不等。
于是我们从仿真软件模拟一下传输线对于信号完整性到底有多大的影响。
下图模拟驱动一个200Mhz的方波，驱动电阻为10欧姆，经过长约10mm、20mm的50欧姆阻抗传输线（delay约60ps和120ps)。观察终端vout1、vout2的波形变化。
10mm、20mm的线长其实是模拟将PSRAM贴于主芯片附近，但可以看出，即使是相当近的距离，也已有些许振铃出现，但不太影响PSRAM or Controller的电平判断。
但我们将传输线延长至100mm时（delay约600ps)，见下图，终端的200Mhz信号已明显由于反射失真。说明在频率较高时，信号对传输线长是十分敏感的。
我们常会降低频率去让信号适应线长。保持100mm线长不变，降低方波频率至20Mhz，会发现信号波形又逐渐还原方波周期，但边沿振铃还是十分明显。

所以传输线到底多长合适？可以根据你需要验证所需的最高频率，看是否要另制转板或者飞线即可。
但从经验来看，飞线情况最高只能跑在5Mhz左右。

---

三、实际情况会更复杂

然而实际PCB板上的情况可能更加复杂，相邻信号线、焊盘、引脚等产生的寄生电容，过孔、飞线引入的寄生电感都可能是潜在影响信号质量的因素。
在和之前相同条件下（200Mhz），为更符合实际情况，增加寄生电容5pf,寄生电感2nH，并添加PSRAM终端50欧姆。可以看出，大于20mm的传输线，信号上升边的过冲已经有可能会危及电平判定边界了。过冲时间过长还可能会影响芯片的寿命。
当传输线达到100mm，信号边沿已经开始削弱、畸变。
下图是类似PCB板工况下（传输线约100mm）示波器实测的波形。与仿真波形十分相近。

还有一种情况是，遇到有socket转接，或是较长的插针，导致寄生电感非常大。仿真L=100nH如下图所示，可以看出信号明显失真，波形略有整体抬升且减弱振幅趋势。

下图为示波器实测情况。

---

五、总结

本章主要讲解在PSRAM颗粒验证过程时，传输线长对于信号质量的影响。总结了一些常遇到的情况，但归根结底是信号阻抗不一致、不连续导致的信号反射。而想彻底解决信号反射问题是不实际的，但是可以根据经验，设计尽量满足频率要求的解决方案。
总之，尽可能将PSRAM尽量贴近FPGA或MCU，如下图所示，一款Intel开发板上搭载AP memory的OPI PSRAM, 在线长短于20mm下，PSRAM颗粒能稳定运行在200MHz，最高可达367MB/s的传输带宽。(SLL Controller IP core 可直接驱动OPI PSRAM，后期也会详细介绍该IP的使用)

接下来仍会以PSRAM为例子，讲解一些Package封装验证时会遇到的一些问题，更好更快地协助用户完成芯片验证。

了解更多PSRAM敬请留言，登入https://www.apmemory.com/或
扫码加入AP Memory公众号了解更多PSRAM！