基于FPGA的QSPI PSRAM控制器设计及测试实验（2）——FIFO接口

最新推荐文章于 2024-05-28 16:04:37 发布
最新推荐文章于 2024-05-28 16:04:37 发布
阅读量1.9k 收藏 3
点赞数 3
分类专栏： QSPI PSRAM 文章标签： fpga sdram fifo ddr spi
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/liluxiang333/article/details/109094749
版权

文章目录

FPGA电路优化

由于上一章讲解的RTL电路过于繁琐，导致Controller模块的组合电路过多，极大影响了控制PSRAM的最高频率。
下图是Controller模块的RTL电路。
在这里插入图片描述本章根据QSPI协议，设计了一种针对PSRAM的FIFO数据传输接口。利用预编译的思想，将大部分组合逻辑放于软件端，仅需FIFO interface模块直接将存储好的命令按CLK依次输出即可，极大提高PSRAM的工作频率，但缺点是会引入额外的总线时延，非常适合用于PSRAM功能调试。
在这里插入图片描述

改进后FIFO interface模块的电路复杂度降低如下。

在这里插入图片描述

FIFO接口设计

以AP Memory的某款QSPI PSRAM为例，下图为其在QPI模式下的寄存器读取时序。当数据选通线CE#为低，命令(Cmd)，地址(Addr)，等待延时(Wait)三个阶段严格按照CLK依次发出，即可在第四个阶段(Dout)访问到PSRAM的寄存器数据。
双口双时钟FIFO的使用十分必要，因为一边是来自软件端的命令预编译时钟，另一边是来自同步PSRAM的数据时钟。避免异步时钟带来的问题。FIFO_PC中数据存储模式可见下表，各信号均以时钟为节拍变化，模拟了PSRAM命令时序。有此模式，PSRAM的任何命令均可灵活、便捷的通过C语言辅助设计出来。

在这里插入图片描述
ps:亦可转换为SPI模式进行数据传输，简化为传统的SI,SO两根数据传输线。当然QPI模式下传输效率会更高，用户可根据具体应用场景进行选择。

Nios II总线结构

在FPGA上搭建简易的SOPC，可以以软件的方式，便捷地访问多种外设。
以Nios II处理器为中心的小型总线结构如下图所示。生成片内RAM可存储软件端的指令。通过Avalon_mm总线，可通过寻址方式访问JATG,PIO,FIFO,DRAM控制器等外设。
本章设计的FIFO同样挂与Avalon_mm总线上，成为软件与硬件沟通的桥梁。

在这里插入图片描述

了解更多PSRAM敬请留言，登入https://www.apmemory.com/或 扫码加入AP Memory公众号了解更多PSRAM！

在这里插入图片描述

吃瓜。
关注
  • 3
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
SPI接口串行SRAM | AP Memory 6404
TSINGHUAJOKING
11-30 1174
测试 APS6404 的基本读写功能， 然后在测试它的容量以及读写速度。根据 APS6404的数据手册， 编写最基本的慢速SPI读写过程， 利用 普通的 IO口模拟 SPI序列， 这样便于移植。后面可以通过单片机 SPI 硬件， 便可以提高读取速度，  也可以通过 四路 IO 同时访问的形式， 来提高读写的速度。它的封装似乎具有通用性，  也就是和 2020年， 我测试的另外一款SPI接口的RAM 相同， 型号为 24LC1024。测试了基本读写功能， 为之后的应用提供了经验。下面对它进行初步测试。
PSRAM说明书（英文版）
05-21
如题所述，主要用于FPGA开发参考，详细介绍了PSRAM各种模式及其时序
FPGA-Verilog模块库10：QSPI驱动
最新发布
Tiso666的博客
05-28 531
Verilog、QSPI驱动
基于FPGA的QSPI PSRAM制器设计及测试实验（1）——原理
liluxiang333的博客
10-14 2894
背景： AP Memory QSPI协议的PSRAM最少仅需6根IO完成最高67MB/s带宽的数据传输，可以高性价比满足小型物联网设备使用。 PSRAM在SIP或整合到系统板前，为更好的了解PSRAM功能特性，取SOP 8 package封装样品，在Intel FPGA平台进行功能测试。
fifo_interface
05-03
fifo_interface采用verilog语言描述。
基于FPGA的QSPI PSRAM控制器设计及测试实验（3）——Nios II & Memory Test
liluxiang333的博客
10-16 1429
文章目录前言一、Nios II处理器二、Nios II软件设计1.引入库 前言 常用的内存测试方法有：固定型故障（Stuck-At Faults)；跳变故障(Transition Faults)；耦合故障(Coupling Faults)；地址译码故障(Address Decoder Faults)等等。 本章就以上常用方法及AP Memory PSRAM的部分特性，设计特定的Nios II软件测试程序。 一、Nios II处理器 Nios II处理器是Intel FPGA片上Sopc的核心，大致设计过.
usb30 fpga slavefifo interface
weixin_30681121的博客
03-11 196
参照AN65974-AN61345-AN84868 A0:A1: the address signals A0:A1 on the interface indicate the thread to be accessed. FX3’s DMA fabric then routes thedata to the socket mapped to that thread. Therefore, ...
基于FPGA的SPI Flash控制器的设计方案
08-30
【基于FPGA的SPI Flash控制器设计方案】 传统的Flash存储器读写操作主要依赖CPU软件编程，这种方法存在明显的缺点：读写速度较慢，因为CPU需要在执行其他任务的同时处理Flash操作，这消耗了大量的CPU资源。此外，...
读写QSPI接口PSRAM参考教程_PSRAM_QSPI_STM32F7_如何读写qspi_
09-29
在本文中，我们将深入探讨如何使用STM32F7微控制器通过CubeMX软件配置QSPI接口，以便读写64M Flash和64M PSRAM。STM32F7系列是意法半导体（STMicroelectronics）推出的高性能微控制器，具备强大的处理能力，适合于...
FPGA控制QSPI Flash及Verilog程序.docx
08-28
在本文档中，我们探讨了如何使用Xilinx FPGA来控制QSPI Flash，特别是W25Q128BV型号的SPI Flash。QSPI (Quad Serial Peripheral Interface) 是一种高速串行接口，允许FPGA与外部存储器如Flash进行快速通信。以下是...
FPGA MPSoC_XCZU2EG基于UDP协议的远程更新QSPI Flash实验（VITIS实现）.zip
04-26
在本实验中，我们将深入探讨如何使用FPGA（Field Programmable Gate Array）MPSoC（多核片上系统）平台，特别是Xilinx的XCZU2EG型号，结合VITIS（Xilinx的统一软件平台）来实现基于UDP（用户数据报协议）的远程更新...
QSPI-core-for-FPGA-based-design
03-12
QSPI内核，用于基于FPGA的设计 版权所有（C）2021 Blu5 Labs Ltd. 执照 该网站上发布的所有SEcube版本均为开源-GPL 3.0，由学术界开发。 使用条款 通过从此页面下载软件，您同意指定的条款。 该软件按“原样”提供给您，我们对其功能，可操作性或使用性不做任何明示或暗示的保证，包括但不限于对适销性，针对特定目的的适用性或侵权的任何暗示保证。 我们明确不承担任何直接，间接，结果性，偶然或特殊损害的责任，包括但不限于损失收入，利润损失，业务中断或数据丢失造成的损失，无论采取何种形式的诉讼或采取何种法律行动。即使已告知这种损害的可能性，也可以主张责任。
i.MX-RT1052+PSRAM智能面板控制板PDF原理图PCB+AD集成封装库.zip
04-08
i.MX-RT1052+PSRAM智能面板控制板PDF原理图PCB+AD集成封装库,LTIUM工程转的PDF原理图PCB文件+AD集成封装库，已在项目中验证，可以做为你的设计参考。集成封装库器件列表： Library Component Count : 61 Name Description ---------------------------------------------------------------------------------------------------- 74LVC1G125 74LVC1G125GV,SOT-23,NXP,RoHS AHT10 APS12808L-OB-BA APS12808L-OB-BA,miniBGA 24L,apmemory APS12816G-D-XBF APS12816G-D-XBF,54-Ball VFBGA,apmemory APS6404L-3SQN APS6404L-3SQN-SN,SOP8,apmemory AW-NM372SM_REV01 AW-NM372SM,SMT,AzureWAVE BATTERY 2P,间距1.25mm,Wafer凹槽边框,90°,FPC2-49T BNC Connector5 U.FL-R-SMT-1(80),SMT,HIROSE BT11P_REVC BT11P,Rev.C,L2,0.8*88*97,FR4-170,ENIG,GN,1@20 BUZZER2 AS-905I-LF,无源,Ф9×4.8mm,常州立翔,RoHS CAP1 102,±10%,2KV,X7R,1206,*,RoHS CAT4139 CAT4139TD,SOT-23-5,ON,RoHS CAT6219 CAT6219-180TD-GT3,TSOT-23-5,ON, CAT823 CAT823STDI-GT3,TSOT-23-5,ON,RoHS CON2 2.5-2T,180°,PA46本色,WF2501-WSH02T02,WCON,RoHS CON4 Connector CON5 Connector CON7 Connector DIODE SCHOTTKY MBR0520LT1G,SOD-123,ON,RoHS DIODE ZENER2 SMBJ6.5CA,DO-214AA,君耀,RoHS DIODE-D BAT54C,共阴,200mA,30V,SOT-23-3,NXP,RoHS DIODE1 1N4148,SOD-323,RoHS ESD-1D PESD5V0S1BA,SOD-323,NXP,RoHS ESD-3 PESD3V3S2UT,SOT-23,NXP,RoHS ESD-MARK FUSE1 SMD200,1812,RoHS HEADER 5X2 HOLE - 不上螺丝 INDUCTOR1 SP53-2R2M,2.2μH,3.5A,5.2×5.8×3.2mm,SMD,科达嘉,RoHS IS25LP064A-JBLE IS25LP064A-JBLE,ISSI,SOIC-8,RoHS JMP2 LED1 0603QRC,红色,0603,创光,RoHS MARKER MIMXRT1052CVL5A MOSFET-N3 AO3400A,SOT-23,AOS,RoHS MOSFET-P1 IRLML6402,SOT-23,IR,RoHS MP1653 MP1653GTF-Z,SOT563,MPS NPN-1 SS8050LT(1.5A),SOT-23,江苏长电,RoHS PCB_ANTENNA_APPS PCF8563 PCF85063AT,SO8,NXP,RoHS PESD24VL2BT PESD5V0L2B
FPGA MPSoC_XCZU2EG基于TCP协议的远程更新QSPI Flash实验（VITIS实现）.zip
04-26
在本实验中，我们将深入探讨如何使用Xilinx的FPGA Multi-Processor System-on-Chip (MPSoC) XCZU2EG，通过TCP协议实现QSPI Flash的远程更新，整个过程是基于Xilinx的VITIS工具进行实现的。VITIS是Xilinx推出的一套...
基于FPGA的QSPI底层驱动代码实现
m0_51575600的博客
09-05 1588
本文所要讲的QSPI，为SPI接口的扩展，Q代表quad即4倍传输的意思，也称为四线制SPI，因此该接口的传输速率将远远快于标准的SPI，其广泛应用于SPI Flash存储介质。本文将通过一个Flash芯片的Datasheet，来详细的描述该如何利用FPGA实现QSPI的通信。
Xilinx FPGA QSPI的制作
u010879745的博客
04-06 927
Ramdisk 什么是ramdisk？ ramdisk是一个基于内存的文件系统，特点是访问不需要驱动。 ramdisk在Linux内核中的作用是什么？ 中介作用，即内核通过执行ramdisk的init文件来设置真正的根文件系统，并执行根文件系统的init文件 在Linux内核中使用ramdisk，可以减少内核的代码量。 解释： 如果没有ramdisk，要启动存储系统的init进程，内核要能直接运行存储系统的init文件。因为Linux系统访问存储设备，需要有驱动才能进行，所以要将存储系统的驱动代码放进内核。
FPGA纯verilog代码读写N25Q128A QSPI Flash 提供工程源码和技术支持
qq_41667729的博客
02-08 7008
本设计功能和使用流程如下： 1、VIO模拟按键： 启动一次QSPI读写操作，高电平有效； 2、QSPI读写驱动： verilog代码实现，根据输入的指令和地址输出/输入QSPI数据； 3、QSPI读写操作： 读ID-->块擦除-->写入256个字节数据到Sector0-->读出256个字节数据-->缓存FIFO； 4、缓存FIFO： 缓存读出的256个字节数据，等待串口读取； 5、串口发送： 读取缓存FIFO数据，发送上位机显示；
基于FPGA 外置qspi Flash的读写
weixin_43498765的博客
03-10 3268
fpga上实现flash读写代码
qspi psram
08-19
QSPI PSRAM 是一种集成了QSPI和PSRAM功能的存储器芯片。QSPI 是快速串行外设接口（Quad Serial Peripheral Interface）的缩写，是一种用于连接外部设备的串行通信接口。而PSRAM 是伪随机存储器（Pseudo Static Random Access Memory）的缩写，是一种快速且具有随机访问功能的存储器技术。 QSPI PSRAM的出现主要是为了提供高速的存储解决方案。它具有较大的容量、较快的读写速度和低功耗的特点。通过采用QSPI接口，QSPI PSRAM能够快速地与主控芯片进行数据通信，提高数据传输速度。同时，采用PSRAM技术，QSPI PSRAM能够实现随机访问，快速定位和读取存储的数据，适用于对存储速度和数据访问效率要求较高的应用场景。 QSPI PSRAM在嵌入式系统中具有广泛的应用。例如，在智能手机和平板电脑中，QSPI PSRAM可以用来作为大容量内存扩展，提供更多的临时数据存储空间，加快应用程序的响应速度。在网络设备中，QSPI PSRAM可以用来存储路由表和缓存数据，提高网络数据的处理效率。在工业自动化领域，QSPI PSRAM可以用来存储控制信息，实现实时响应和快速数据读取。 总之，QSPI PSRAM是一种集成QSPI和PSRAM功能的存储器芯片，具有高速、大容量和低功耗的特点。它在各种嵌入式系统中广泛应用，为应用程序提供高效的数据存储和访问解决方案。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

吃瓜。

你的鼓励是我最大的动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值