芯片封装技术——Wire Bond与Flip Chip


前言

裸芯片技术主要有两种形式:一种是COB技术,另一种是倒装片技术 (Flip Chip)。COB是简单的 裸芯片贴装技术,但它的封装密度远不如TAB和倒片焊技术。
板上芯片(Chip On Board, COB)工艺过程首先是在基底表面用导热环氧树脂(一般用掺银颗粒的环氧树脂)覆盖 硅片安放点,然后将硅片直接安放在基底表面,热处理至硅片牢固地固定在基底为止,随后再用丝焊的方法在硅片和基底之间直接建立电气连接。
Flip Chip也叫倒晶封装或者覆晶封装,是一种先进的封装技术,有别于传统的COB技术,Flip Chip技术是将芯片连接点长凸块(bump),然后将芯片翻转过来使凸块与基板(substrate)直接连接。

wire bond图
在这里插入图片描述


一、COB技术——Wire bond

1.Ball Bonding(球焊)

金线通过空心夹具的毛细管穿出,然后经过电弧放电使伸出部分熔化,并在表面张力作用下成球形,然后通过夹具将球压焊到芯片的电极上,压下后作为第一个焊点,为球焊点,然后从第一个焊点抽出弯曲的金线再压焊到相应的位置上,形成第二个焊点,为平焊(楔形)焊点,然后又形成另一个新球用作于下一个的第一个球焊点。
在这里插入图片描述
球焊的第一个焊点为球焊点,第二个为平焊点
Ball Bonding 图在这里插入图片描述

1.1球焊压焊头

球焊选用毛细管头,一般用陶瓷或钨制成;焊点是在热(一般为100-500°C)、超声波、压力以及时间的综合作用下形成的。
一般选用耐磨,耐氧化,容易清洁的材料。
球焊用毛细管头示意图
在这里插入图片描述

1.2球焊流程示意图

在这里插入图片描述

1.3球焊机

在这里插入图片描述

2.Wedge Bonding(平焊/楔焊)

利用超声波发生器产生的能量,通过换能器在超高频的磁场感应下,迅速伸缩产生弹性振动,使劈刀相应振动, 同时在劈刀上施加一定的压力,于是劈刀在这两种力的共同作用下,带动AI丝在被焊区的金属化层如(AI膜)表面迅速摩擦, 使AI丝和AI膜表面产生塑性变形,这种形变也破坏了AI层界面的氧化层,使两个纯净的金属表面紧密接触达到原子间的结合, 从而形成焊接。主要焊接材料为铝线焊头,一般为楔形。
Wedge Bonding 图
在这里插入图片描述

2.1楔焊压焊头

楔形头一般用陶瓷,钨碳合金或钛合金制成。
平焊用楔形头示意图
在这里插入图片描述

2.2平焊流程示意图

在这里插入图片描述

2.3平焊机

在这里插入图片描述

3.金属线

目前最常用的是金线和铝线。常用金属线的直径25-30um。

3.1金线

目前金线压焊的间距极限为75um,金线压焊需要光滑、洁净的焊接表面。表面干净程度会影响焊接的可靠性。
由于金线在热压下更容易变形,在电弧放电下更容易形成球形,故在球焊中广泛使用。
同时,由于完成压焊之后,金的特性较稳定,特别适合密封包装中,故在微波器件汇总,金线的平焊用处最广。

3.2铝线

铝线压焊则用于封装或PCB不能加热的场合。有更精细的间距。采用细铝线压焊可以达到小于60(50um)的间距。铝线主要用于平焊工艺。费用较低。

4.bonding技术优势

1、bonding芯片防腐、抗震,性能稳定
这种封装方式的好处是制成品稳定性相对于传统SMT贴片方式要高很多,因为目前大量应用的SMT贴片技术是将芯片的管脚焊接在电路板上,这种生产工艺不太适合移动存储类产品的加工,在封装的测试中存在虚焊、假焊、漏焊等问题,在日常使用过程中由于线路板上的焊点长期暴露在空气中受到潮湿、静电、物理磨损、微酸腐蚀等自然和人为因素影响,导致产品容易出现短路、断路、甚至烧毁等情况。而bonding芯片是将芯片内部电路通过金线与电路板封装管脚连接,再用具有特殊保护功能的有机材料精密覆盖,完成后期封装,芯片完全受到有机材料的保护,与外界隔离,不存在潮湿、静电、腐蚀情况的发生;同时,有机材料通过高温融化,覆盖到芯片上之后经过仪器烘乾,与芯片之间无缝连接,完全杜绝芯片的物理磨损,稳定性更高。
2、bonding芯片适用大规模量产
bonding技术目前只被少数的几家大外延片厂掌握,开片的数量最少不会低于10万片甚至更高。其生产过程安全稳定,几乎不存在产品品质问题,而且产品的一致性强,使用寿命长。所以有技术实力的大厂会采用这种先进但是研发成本很高的生产工艺来加工高端产品。

5.常见缺陷

在压焊工艺中,主要会产生以下缺陷,这些缺陷都将严重影响焊接的质量和焊接的可靠性。
“弹坑”现象
在这里插入图片描述崩裂
在这里插入图片描述


二、Flip Chip封装技术

上述传统的封装技术是将芯片放置在引脚上,然后用金线将die上的pad和lead frame连接起来(wire bond),但是这种技术封装出来的芯片面积会很大,已经不满足越来越小的智能设备,所以Flip Chip技术应用而生。

在这里插入图片描述

工业上不可能把die切割出来以后再去长bump,所以在wafer切割成die之前要完成bump,因此这也被称为wafer level chip size package(WLCSP)。

在这里插入图片描述process steps:
1.Integrated circuits are created on the wafer.
2.Pads are metallized on the surface of chips.
3.Solder dot is deposited on each of the pads.
4.Chips are cut.
5.Chip are flipped and positioned so that the solder balls are facing the connectors on the external circuitry.
6.Solder balls are then re-melted(typically using hot air reflow)

在这里插入图片描述
Flip Chip的优点在于:
更多的IO接口数量,更小的封装尺寸,更好的电气性能,更好的散热性能,更稳的结构特性,更简单的加工设备。
但缺点在于价格高,主要原因是:
芯片需要在AP层设计RDL用于连接bump,RDL的生产加工需要多一套工艺flip chip基板的生产加工,基板的工艺会更加精细,价格自然水涨船高。

  • 53
    点赞
  • 447
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 11
    评论
在Cadence 17.2中,这些模式代表了不同的编辑模式,用于在PCB编辑器中进行特定的操作。下面是对每个模式的简要说明: 1. General Edit(常规编辑):这是默认模式,用于基本的绘图和编辑操作,例如放置组件、绘制线路等。 2. Placement Edit(放置编辑):用于编辑和调整元件的位置,包括移动、旋转、翻转等操作。该模式通常用于优化整体布局。 3. Etch Edit(蚀刻编辑):用于编辑和调整PCB的铜层或蚀刻层。你可以添加、删除、修改铜层上的图形或蚀刻层上的孔洞。 4. Wire Bond Edit(线缆焊接编辑):用于编辑和调整线缆焊接(wire bonding)的位置和连接。该模式主要适用于封装元件上的金线焊接。 5. Flow Planning(流程规划):用于规划信号和电源线路的流动路径。你可以指定信号和电源线的路径和规则,以优化信号完整性和电源稳定性。 6. Signal Integrity(信号完整性):用于进行信号完整性分析和优化。你可以检查信号的传输线特性、时延、噪声等,并进行必要的调整。 7. Shape Edit(形状编辑):用于编辑和调整PCB的形状,例如修改边界、添加孔洞等。 8. None(无):表示没有选择任何编辑模式,此时你只能进行浏览和查看操作。 这些模式的区别在于它们针对不同的操作和功能提供了特定的工具和选项。根据你的具体需求,选择适合的编辑模式可以提高工作效率并确保设计的准确性和完整性。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 11
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

吃瓜。

你的鼓励是我最大的动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值