- 博客(6)
- 收藏
- 关注
RSS订阅原创 ZYNQ-DMA控制器
掌握DMA，才能掌握PS内高性能数据传输，以及PL内实现DMA传输。DMA控制器为DMAC。在不需要CPU的基础上， DMAC可以移动大量数据，数据源和目的源存储器可以是PS或PL上的任何存储器资源，包括DDR、OCM、SPIflash、SMC（静态存储控制器）或者PL外设。DMAC能配置最多8个通道，每个通道能支持一个单独并发的DMA操作线程。对应8个DMA中断号，IRQ【75:72】以
2018-01-31 17:18:23
1836
1
原创 ZYNQ-看门狗
zynq中每个A9处理器都有自己的私有32位定时器以及32位看门狗定时器（AWDT）。2个A9共享一个全局64位定时器（GTC）。系统级上，有一个24位的系统级看门狗定时器（SWDT）和两个16位3重定时器/计数器（TTC）。特征：32位计数器，达到零，产生一个中断。8位预分频器。SWDT特点：从外部设备或PL运行一个时钟。并且，为一个外部设备或PL提供一个复位输出。可
2018-01-31 15:04:11
4104
原创 ZYNQ-异常与中断原理
异常：CPU停止正常工作，执行专用的特权的一段软件程序，使系统恢复正常。Coretex-A9的异常包括：1.中断、FIQ优先于IRQ：IRQ(Interrupt Request)：指中断模式。FIQ(Fast Interrupt Request)：指快速中断模式。IRQ与FIQ是ARM处理器的两种不同编程模式（ARM有7种处理模式）。在ARM的cpsr中，有一个I位和一个F
2018-01-31 14:38:43
1766
转载 ZYNQ-vivado HLS工具
设计简单算法体验Vivado HLS的使用前言 本文主要讲解了使用Vivado HLS设计简单C语言的二选一选择器算法的硬件HLS开发的全流程，包括工程创建-算法验证和仿真-算法综合-RTL仿真-IP封装等步骤。参考网站： http://blog.chinaaet.com/cuter521/p/36069 http://blog.chinaaet.com/cuter5
2018-01-31 14:11:26
2833
原创 ZYNQ-SPI控制器
1.zynq芯片本身的SPI控制器支持主模式和从模式，但是官方自带的linux系统支持主模式，不支持从模式。2.官方自带驱动：spi-cadence.c (控制器)、spidev.c(spi设备)。寄存器地址：0xe0006000特点：支持3个从设备（可扩展），支持中断。工作中遇到的问题：在linux系统中，SPI通信的CS信号每次都是平滑下降，拉低。而正常的CS信号应该是通信时低有效
2018-01-31 14:02:39
4596
转载 ZYNQ--存储器
ZYNQ：L1高速缓存（包括指令和数据）对于程序员来说是“隐藏的“，称其为SRAM。位于CPU和主存储器之间。CPU的运行速度比存储器外部总线速度高出好几个量级（比DRAM快）。OCM包含256KRAM和128K的ROM，其中128KROM对应BOOTROM，专门用于启动，对用户来说不可见。ROM和RAM指的都是半导体存储器，ROM在系统停止供电的时候仍然可
2018-01-31 14:02:11
2353
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人