liuhandd的博客

ZCU102 ZYNQ MPSoC IP设置与说明笔记

博主第一份工作做FPGA工程师，公司给了CPLD的任务给我练手，大大小小参与了几款主板上电的设计，同一套代码进行了多次修改运用。跳槽后，把代码整理一下，改善代码结构，优化可移植性。常用的上电控制有使用单片机和CPLD或者EC的方式，本文使用CPLD实现上电控制操作......

在国产的GD32和复旦微FPGA之间实现较高带宽的数据通信，可以使用EXMC接口。EXMC接口通过部分逻辑与FPGA中例化的BRAM接口相连。使用双口RAM的形式就能实现GD32和FPGA内部逻辑的交互。

为验证一款UTMI接口的PHY芯片数据通路是否正常，功能实现是否满足需求，特搭建此工程进行测试。FPGA芯片：Xilinx XCVU440PHY芯片：CY7C68000平台：Vivado 2019.2

计划搭建一个1lane的自回环测试工程，可以进行自发自收。

前言MicroBlaze PS的开发是基于PL的，所以在设计设计师要了解底层的设计时什么样的，不然程序就是空中楼阁根本跑不起来。本篇设计时基于我上一篇博客的设计而来的MicroBlaze最小系统+UART/CAN/GPIO为保证质量，本系列文章通过四篇文章四个工程来讲解PS开发的过程：（想写多少写多少）hello worldcan tx rxtestbram read write中断平台是XCKU040，Vivado版本2019.1。本人是之前参与过STM32单片机的开发，水平有限，共

平台是XCKU040，Vivado版本2019.1，不同的平台和软件IP配置界面会有些许不同哦。MicroBlaze在FPGA的设计中经常被用到，MicroBlaze可以理解为使用FPGA逻辑资源实现的一个处理器软核。处理器所具有的功能，MicroBlaze也具有。在完成控制任务时，处理器有FPGA无法比拟的优势传统的FPGA+ARM外接方式还需要解决FPGA和ARM通信的问题。这是个非常麻烦的过程。强大的开发库支持，大大节省开发时间开发灵活。

PCIe XDMA IP核使用心得随缘更新提示：写完文章后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录PCIe XDMA IP核使用心得前言一、PCIE是什么？二、XDMA IP核三、实现过程四、参考资料分享总结前言好久没有认真写博客了，最近开始在公司实习，发现自己对FPGA有了一点新的认识，写篇博客记录一下自己的学习心得。不排除文文章中有错误，欢迎批评指正！q:1391783671 可以加q一起交流学习一、PCIE是什么？二、XDMA IP核三、实现过程四、参

MicroBlaze双核工程总览单个IP设置工程总览单个IP设置Micblaze0 IP设置和Microblaze1 IP设置保持一致

基于FPGA的频率计设计(100Mhz-1h精确到0.1hz,含源代码)说在前面本人一名FPGA的菜鸟，为了准备电赛，几天前完成了FPGA频率计和相位差测量的FPGA工程，这算我独立完成的FPGA工程代码，踩了很多坑，不过基本实现了入门，这个题目很适合菜鸟入门练手。现在特来分享心得用于交流。如有错误欢迎大家批评指正。本人使用的黑金的Artix7开发板和正点原子战舰精英板，EDA工具 Viva.........

两路单端的同频信号，直连到FPGA的两个端口上（要控制输入信号的电压），准确测量两路信号的相位差，信号的频率从1Mhz-1hz,精度在0.1°。并且能够通过UART将数据发送到STM32上，并且用LCD屏幕显示出来。环境FPGA：黑金的Artix7开发板STM32: 正点原子战舰精英板EDA工具: Vivado2017.4 和 Keil 52022年10月25日：重大改动！修改代码结构，结构更加清晰，代码更加规范增加仿真指导，帮助大家查看仿真结果vivado代码版本修改为2018.3。