liuhandd的博客

这篇博客阅读官方手册5章的内容第5章描述了一些关键的概念，了解每层具体的前必须完整的阅读第5章。物理视图会在6,7,8章中详细说明，逻辑视图会在9,10章中详细说明。整体结构特异性和共性需要协议英文版原文的可以评论区留言，我私发，工作日我都会上线。USB系统的简单视图，这体现了USB系统最重要的两个实体。USB Host为主，USB Device为从，一切事务都是由Host发起！

这篇博客阅读官方手册1-4章的内容BackgroundArchitectural Overview （重点）链接: https://pan.baidu.com/s/1c1T3cRMFcq01I3vEeNldKg?pwd=1111 提取码: 1111 复制这段内容后打开百度网盘手机App，操作更方便哦–usb2.0英文版协议原文如今USB和PCIe已经成为了计算机系统里面最重要的两个接口。

（官网搜pg137也行）在Block Design中的样子：IP默认配置：很明显FPGA逻辑做主，USB设备做从拥有：1个Endpoint0，7个用户Endpoint包括32位寄存器，它为核心提供控制和状态信息，可以通过AXI Slave Interface访问。

打算基于ZUC102实现板卡与电脑的USB通信。下文为硬件部分介绍。基于Xilinx Zynq UltraScale+ MPSoC ZCU102，Vivado版本为2018.3，SDK版本也是2018.3

为验证一款UTMI接口的PHY芯片数据通路是否正常，功能实现是否满足需求，特搭建此工程进行测试。FPGA芯片：Xilinx XCVU440PHY芯片：CY7C68000平台：Vivado 2019.2

CY7C68000手册笔记

这是一个开源的USB2.0协议项目，工程需要外部的UTMI接口PHY芯片才能实现正常通信。

说在前面这次的整体架构是由FPGA实现的USB2.0控制器通过PCIe挂载在CPU上，USB2.0控制器通过UTMI总线与PHY芯片相连，主要由PHY芯片构成的转接板与外部USB设备相连。本实验打算主要在UTMI总线上分析USB包行为在了解一个协议时，有几点是十分重要的：层次结构应用场景层次结构不同的开发者，关心的不一样，有些时候不是所有的都需要了解掌握。USB2.0的协议源文件就有650页，不可能全部阅读一个USB由三部分组成：USB interconnectUSB devices