声明:以下内容仅供参考,均为我自己试错,并且基于在网络上查找到的结果进行推断,因此结果可能有不对的地方,还请见谅~
实验指南:
此部分为在校时《集成电路设计》课程设计内容
- 四个实验的大致过程:
新建项目(每个小实验都要新建项目并且在独立的文件夹中) —> 新建Verilog HDL file —> 粘贴代码进去(录制前提前准备好代码放在记事本或者word里面) —> 编译 —> 新建波形文件University Program VWF —> Edit —> Insert —> Insert Node or Bus… —> Node Finede… —> List —> >> --> OK —> OK —> 此时基本的波形就建立好了 —> 配置数据 —>波形模拟 —> 看完波形回去看电路图 —> 看电路图 —> 结束
![](https://luck1y7.oss-cn-nanjing.aliyuncs.com/%E5%9B%BE%E5%BA%8A/202306020011965.png)
![](https://luck1y7.oss-cn-nanjing.aliyuncs.com/%E5%9B%BE%E5%BA%8A/202306020012601.png)
图为波形图配置
![](https://luck1y7.oss-cn-nanjing.aliyuncs.com/%E5%9B%BE%E5%BA%8A/202306020012643.png)
图为看电路图前的准备
![](https://luck1y7.oss-cn-nanjing.aliyuncs.com/%E5%9B%BE%E5%BA%8A/202306020012724.png)
图为看电路图的方法
常见问题整理:
- 安装ModelSim时选第一个,记住你装的路径
![](https://luck1y7.oss-cn-nanjing.aliyuncs.com/%E5%9B%BE%E5%BA%8A/202306020013243.png)
- 做实验二时先配置好ModelSim路径 格式为:xxx:\ModelSim\modelsim_ase\win32aloem
![img](https://luck1y7.oss-cn-nanjing.aliyuncs.com/%E5%9B%BE%E5%BA%8A/202306012354848.jpg)
![]() | ![]() |
---|---|
- 做实验二时有个test.v 要选一下,选完要点Apply 然后点 OK
![]() | ![]() |
---|---|
![img](https://luck1y7.oss-cn-nanjing.aliyuncs.com/%E5%9B%BE%E5%BA%8A/202306012354259.jpg)
- 解决:重新编译一下代码
![img](https://luck1y7.oss-cn-nanjing.aliyuncs.com/%E5%9B%BE%E5%BA%8A/202306012354596.jpg)
- 代码有问题,比如关键字end 首字母大写了
![img](https://luck1y7.oss-cn-nanjing.aliyuncs.com/%E5%9B%BE%E5%BA%8A/202306012354856.jpg)
- 实验二里的波形图太小了
![img](https://luck1y7.oss-cn-nanjing.aliyuncs.com/%E5%9B%BE%E5%BA%8A/202306012354111.jpg)
解决:Ctrl + 滚轮 调整缩放 然后界面下面有拉伸条可以左右平移
- 除了实验二波形图以外报错:
![img](https://luck1y7.oss-cn-nanjing.aliyuncs.com/%E5%9B%BE%E5%BA%8A/202306012354350.jpg)
解决:换用Quratus II 自带的仿真软件仿真:
![img](https://luck1y7.oss-cn-nanjing.aliyuncs.com/%E5%9B%BE%E5%BA%8A/202306012354713.jpg)
![img](https://luck1y7.oss-cn-nanjing.aliyuncs.com/%E5%9B%BE%E5%BA%8A/202306012354983.png)
其他问题有待发现和补充……