UVM sequence机制（4）（response 特性）

最新推荐文章于 2024-03-21 10:15:00 发布

硅码农

最新推荐文章于 2024-03-21 10:15:00 发布

阅读量2.4k

点赞数 2

分类专栏： UVM文章文章标签： sequence

本文链接：https://blog.csdn.net/liuwei848/article/details/105025823

版权

本文深入探讨UVM sequence的response特性。当driver的item_done返回带参数rsp时，会触发seq_item_export的put_response，进而通过sequence_id找到对应sequence并调用其put_response方法，将rsp存入response_queue。为防止队列溢出，sequence需周期性调用get_response。总结来说，driver的put_response需与sequence的get_response配对使用。

摘要由CSDN通过智能技术生成

这篇我们介绍一下sequence 机制的response 属性。

/sequence1

class sequence1 extends uvm_sequence;
............................
............................

virtual task body();

     item1    req1;
     item1    rsp1;
     repeat(10) begin
	       req=new("req1");
		   start_item(req1);
		   ...............
		   finish_item(req1)
		   get_response(rsp);
	       .........................
	       .........................
	       .........................
	 end

endtask


endclass
/sequence1
///driver
class my_driver extends uvm_driver #(item1);
      .......................
      .......................
      .......................
      virtual task run_phase(uvm-phase phase)；
                         ......................
                         ......................
                         seq-item_port.get_next_item(req);
                         ...................................................
                         ......