sequence机制——response、sequence library与layer sequence

最新推荐文章于 2023-10-01 22:35:22 发布
最新推荐文章于 2023-10-01 22:35:22 发布
阅读量795 收藏 12
点赞数 1
分类专栏： UVM 文章标签： UVM
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42705678/article/details/122378788
版权

一、response的使用

1.1 response机制

如果在验证平台中，sequence需要根据driver对于transaction的response来决定接下来要发送的数据。sequence机制允许driver返回一个response给sequence。但是在sequence中需要使用get_response任务，并且driver中需要使用put_response

class my_driver extends uvm_driver;
  ...
  task run_phase(uvm_phase phase)
  ...
    while(1)begin
      seq_item_port
了解本专栏 订阅专栏 解锁全文 超级会员免费看
zer0hz
关注
  • 1
    点赞
  • 踩
  • 12
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
订阅专栏
【从零开始学习 UVM】6.7、UVM 激励产生 —— sequence library介绍【了解】
努力，加油每一天鸭~
04-02 208
【从零开始学习 UVM】6.7、UVM 激励产生 —— sequence library介绍【了解】
UVM基础-sequence library
qq_36955425的博客
06-04 781
也就是说这个功能为：只在sequence序号为0，1，3的sequence中随机选取一个发送。配置sequence_library的三个参数：select_mode，min_sequence_count，max_sequence_count的方式，可以通过在tc中利用config_db的方式传递值，也可以通过uvm_sequence_library_cfg的方式，在new函数中直接传递值，然后利用uvm_config_db将cfg传递给default_sequence.config，实现这三个参数的控制。
sequence与driver间交互
muyiwushui的博客
02-03 1106
简单介绍sequence内的反馈机制——response。
sequence 机制
weixin_49155137的博客
10-01 126
从 driver 中剥离激励产生功能, 使用 sequence 机制之后，在不同的测试用例中，将不同的sequence 设置成sequencer 的 main_phase 的 default_sequence。当sequencer 执行到 main phase 时，发现有default_sequence，那么它就启动 sequence.
sequence library
muyiwushui的博客
02-03 1384
简单介绍sequence library及其相关参数和注意事项
UVM——sequence library
weixin_45704530的博客
02-15 985
sequence library 本质是一个sequence，包含了一组在其内部注册了的sequence类型，可通过对其进行配置，创建并执行一系列的sequence、sequence_item。 向sequence library永久注册sequence 首先创建sequence library类 class my_sequence_lib extends uvm_sequence_library #(my_transaction); `uvm_object_utils(my_sequence_l
UVM——Sequence Libirary的运用（sequence的添加、控制执行）
Mr.翟的博客
08-14 3294
文章目录一、 一、
uvm_sequence_library
weixin_39662684的博客
11-27 1249
编写测试用例时，针对不同的场景构造不同的sequence.功能测试稳定后，可以将不同的测试场景组合起来构造新的测试场景，在这里将可以用到uvm_sequence_library. 1.uvm_sequence_library 顾名思义，uvm_sequence_library是uvm_sequence的集合，它也派生于uvm_sequence；本质上也是uvm_sequence；不过它可以根据不同的算法，选择要执行的sequence. 2.注册 a.在构造uvm_sequence_library时，需要制定
HBase原理——要弄懂的sequenceId
01-27
那两个地方的同一份数据需不需要一种机制将两者关联起来?有的朋友要问为什么需要关联这两者，那笔者这里提出三个相关问题：1.Memstore中的数据flush到HDFS文件中后HLog对应的数据是不是就可以被删除了?不然HLog会...
SequenceDiagram
02-06
序列图（Sequence Diagram）是UML（统一建模语言）中的一个重要工具，它主要用于描述系统中对象间的交互顺序，展示了对象如何以时间顺序进行通信。序列图通过垂直线表示对象，水平箭头表示消息传递，以此来清晰地...
伪代码演示sequence diagram插件使用
12-23
在IT行业中，序列图（Sequence Diagram）是一种UML（统一建模语言）图表，用于描述对象间的交互关系，特别是时间顺序。"伪代码演示sequence diagram插件使用"这个主题聚焦于如何利用特定插件来创建和理解序列图，...
sequence-diagram.zip
08-27
《序列图绘制工具sequence-diagram-js的深度解析与应用》 序列图，作为一种重要的系统建模工具，广泛应用于软件设计和开发中，它清晰地展示了系统内各对象间交互的顺序。sequence-diagram-js是一个基于JavaScript的...
[UVM]UVM Sequence之Response的使用
元直的博客
04-02 3883
UVM Sequence之Response 前言：Sequence機制提供了一種Sequence -> Sequencer -> Driver的單向數據傳輸機制。但是在複雜的驗證平台中，Sequence需要根據Driver對Transaction的反應來決定接下來需要發送的Transaction，換言之，Sequen...
[UVM]UVM進階之Layer Sequence方案
元直的博客
06-06 1282
在UVM中，Layer Sequence算是比較高階的應用，合理的規劃Sequence，可以提高驗證平台的複用性和Configure的靈活性。下面就給出一個Layer Sequence的方案。 1、l0_base_vseq.sv，作用是從top_sequencer中get資源，例如拿到Configure的指針、Interface的值等等，如下面的例子： class l0...
（10）UVM 层次化序列之Layering Sequence
数字IC攻城狮
11-23 566
（10）UVM 层次化序列之Layering Sequence介绍Layering Sequence示例 介绍 在构建更加复杂的协议总线传输，例如PCle，USB3.0等，那么通过一个单一的传输层级会对以后的激励复用、上层控制不那么友好。 对于这种更深层次化的数据传输，在实际中无论是VIP还是自开发的环境，都倾向于通过若干抽象层次的sequence群落来模拟协议层次。 通过层次化的sequence可以分别构建transaction layer、transport layer和physical layer等从
(23)UVM 层次化sequence构建方式(layering sequence)
数字IC小白的日常修炼
11-21 1259
如果我们在构建更加复杂的协议总线传输，例如PCIe，USB3.0等，那么通过一个单一的传输层级会对以后的激励复用、上层控制不那么友好。对于这种更深层次化的数据传输，在实际中无论是VIP还是自开发的环境，都倾向于通过若干抽象层次的sequence群落来模拟协议层次。 通过层次化的sequence可以分别构建transaction layer、transport layer和physical layer等从高抽象级到低抽象级的transaction转换。这种层次化的sequence构建方式，我们
uvm layer sequence
weixin_30485291的博客
03-13 679
<<UVM实战>>读书笔记 1、IP包整体被作为mac包的负荷,如何有效的产生并控制两个包： 同一个sequence中产生了两种不同的transaction，虽然这两种transaction之间有必然的联系（ip_transaction作为my_transaction的pload） ，但是将它们放在一起并不合适。最好的办法是将它们分离，一个sequence负责产生ip...
uvm sequence library的使用
qq_43360393的博客
09-12 1145
本教程只列出关键代码。其余代码需要自己补全。 step one: 创建seq_library class seq_lib extends uvm_sequence_library #(packet); `uvm_object_utils(seq_lib) `uvm_sequence_library_utils(seq_lib) //must need function new(string name = "seq_lib"); super.new(name); init_sequ
分布式电网动态电压恢复器模拟装置设计与实现.doc
最新发布
07-06
本装置采用DC-AC及AC-DC-AC双重结构，前级采用功率因数校正（PFC）电路完成AC-DC变换，改善输入端电网电能质量。后级采用单相全桥逆变加变压器输出的拓扑结构，输出功率50W。整个系统以TI公司的浮点数字信号控制器TMS320F28335为控制电路核心，采用规则采样法和DSP片内ePWM模块功能实现SPWM波，采用DSP片内12位A/D对各模拟信号进行采集检测，简化了系统设计和成本。本装置具有良好的数字显示功能，采用CPLD自行设计驱动的4.3英寸彩色液晶TFT-LCD非常直观地完成了输出信号波形、频谱特性的在线实时显示，以及输入电压、电流、功率，输出电压、电流、功率，效率，频率，相位差，失真度参数的正确显示。本装置具有开机自检、输入电压欠压及输出过流保护，在过流、欠压故障排除后能自动恢复。
UVM 中sequence 的response使用
07-13
在 UVM (Universal Verification Methodology) 中，sequence 的 response 用于在验证环境中生成和捕获信号的响应。当 sequence 在测试环境中运行时，它会产生一系列的动作，这些动作可以是向 DUT (Design Under Test) 发送信号，也可以是捕获 DUT 返回的响应。 在 UVM 中，sequence 是用于生成输入和监视输出的重要组成部分。以下是一些使用 sequence response 的常见方法： 1. 在 sequence 中使用 `response` 方法：可以通过在 sequence 中使用 `response` 方法来定义和获取信号的响应。这个方法通常会在发送信号后等待 DUT 的响应，并将响应存储在 sequence 中供其他部分使用。 例如： ```verilog task my_sequence::body(); // 发送信号到 DUT my_driver.send_data(my_data); // 等待 DUT 的响应 response = my_monitor.wait_for_response(); // 在 sequence 中使用响应 // ... endtask ``` 2. 在 sequence 中使用 `get_response` 方法：可以使用 `get_response` 方法来获取其他地方生成的响应。这对于需要在不同的 sequence 之间共享响应时非常有用。 例如： ```verilog task my_sequence::body(); // 等待其他 sequence 生成响应 response = get_response(); // 在 sequence 中使用响应 // ... endtask ``` 这些方法可以根据具体的验证需求进行灵活的使用和扩展，以实现对 DUT 响应的处理和分析。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

zer0hz

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值