制作一个RISC-V的操作系统十-Trap和Exception(流 mtvec mepc mcause mtval mstatus trap完整流程)

已于 2024-04-11 11:16:02 修改
阅读量972 收藏 24
点赞数 24
分类专栏： 从零自制操作系统 文章标签： risc-v 操作系统
于 2024-04-09 22:45:32 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/llovewuzhengzi/article/details/137557314
版权
本文详细解释了RISC-V架构中的关键寄存器mtvec、mepc、mcause、mtval在异常处理中的作用，以及trap的tophalf（硬件完成）和bottomhalf（软件完成）过程。讨论了陷阱初始化、权限设置和代码实现，以及向量化模式在中断管理中的应用。
摘要由CSDN通过智能技术生成

文章目录

流

控制流：程序控制的执行流
trap分为中断和异常
在这里插入图片描述

mtvec

base：存储trap入口函数的基地址右移两位的即四字节对齐的地址
WARL:可以写任何值，但读出来的值需要是合法才行
在这里插入图片描述

mepc

异常执行完后恢复到原来执行流，
MXLEN：就是CPU处理长度
在这里插入图片描述

mcause

WLRL：读写该部分都必须是合法值
在这里插入图片描述

在这里插入图片描述

mtval

对mcause做的一个补充
在RISC-V架构中，mtval 是 Machine Trap Value 寄存器（机器陷阱值寄存器）的缩写，它是RISC-V架构定义的一部分，用于异常处理机制。

当发生硬件引发的异常，如load访问错误、store访问错误、非法指令等时，mtval 寄存器会被设置为相关的错误值。具体来说：

  • 对于 load 或 AMO (原子操作) 访问错误，mtval 保存的是导致错误的地址。
  • 对于 store 访问错误，mtval 同样保存的是试图进行非法存储操作的地址。
  • 对于指令相关异常（如非法指令），mtval 存储的是触发异常的指令的地址。

程序员或操作系统可以通过检查 mtval 寄存器的内容来确定导致异常的具体原因，这对于调试和异常处理程序非常重要。在RISC-V架构的特权模式下，不同的异常等级（如Machine、Supervisor、User等）会有对应的陷阱值寄存器，例如在Supervisor模式下，类似的寄存器可能是scause和sbadaddr。
在这里插入图片描述

mstatus

xPIE保持执行trap时前保持当前的xIE，trap执行后再恢复到xIE去
xPP保持陷入当前权限x之前的权限级别值，陷入到M权限之前的权限可以说M U S 所以用两个比特位表示这三种状态。陷入到S之前的权限可以是 U S 所以用一个比特位表示，陷入到U只能是U，那没有必要保存，因为执行完trap后恢复到的和执行trap时一样。
WPRI：读这个寄存器的时候忽略该部分的值，写这个寄存器的时候要保留该部分原来的值（不要变）
在这里插入图片描述

trap 初始化

设置mtvec地址为自己设置的异常处理程序的入口地址

在RISC-V架构中，mtvec 是 Machine Trap Vector Base Address Register（机器陷阱向量基地址寄存器）的缩写。此寄存器在RISC-V处理器中扮演着核心的角色，它负责决定在发生硬件异常或中断时，处理器应跳转到何处执行相应的处理代码。

mtvec 寄存器的结构通常包括两部分：

  1. Base Address（基地址）：存储了一个物理地址，当发生异常或中断时，处理器会跳转到这个地址处执行异常处理程序的第一条指令。

  2. Mode（模式）：

    • Direct Mode（直接模式）：在这种模式下，基地址字段直接指向异常处理程序的入口地址。
    • Vectored Mode（向量化模式）：这种模式下，基地址字段指向一个固定的向量表，向量表中的每一个条目对应一种特定的异常类型。当异常发生时，处理器根据异常类型从向量表中索引出相应的处理程序地址。

在这里插入图片描述

trap的top half（硬件完成）

  1. MIE复制到MPIE中，MIE清0
  2. 设置mepc，pc设置为mtvec（异常：异常程序处理完后需要重新执行异常指令 中断：执行完处理中断执行下一条指令）
  3. 设置mcause和mtval
  4. 设置MPP，权限进入M（无论啥trap都会先切换到machine模型）
    . 在这里插入图片描述

trap的bottom half（软件完成）

  1. 切换上下文
  2. 调用对应的处理函数
  3. 恢复上下文
  4. mret
    在这里插入图片描述

从trap返回

  1. 恢复权限
  2. 中断恢复，设置MPP
  3. pc恢复，设置MPIE
    在这里插入图片描述

MPP设置为U和MPIE设置为1的原因

在这里插入图片描述

代码实现

https://github.com/FULLK/risllkos/tree/main/Fullkenerl5

看星猩的柴狗
关注
  • 24
    点赞
  • 踩
  • 24
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
8.7 自制操作系统: risc-v Machine寄存器mscratch/mepc/mcause/mtval
Do one thing at a time, and do well.
04-01 5974
mscratch 全称： Machine Scratch Register，不晓得这里scratch该如何翻译，姑且就翻译成机器模式临时存储寄存器。 mscratch寄存器是专用于机器模式的mxlen位读/写寄存器。通常，它用于保存指向机器模式hart-本地上下文空间的指针，并在进入m模式trap处理程序时与用户寄存器进行交换。 mepc 全称:机器模式异常程序计数器( Machine Exception Program Counter) mepc是一个MAXLEN-bit的...
8.3 自制操作系统: risc-v Machine寄存器 mtvec/medeleg/mideleg
Do one thing at a time, and do well.
03-09 3337
mtvec 全称Machine Trap-Vector Base-Address Register 机器陷阱向量基地址寄存器 1.mtvec必须是被实现的 2.边界必须4字节对齐，MODE域的实现，可能会增加额外的对齐条件 例如当Mode=vectored时，在机器模式下发送timer中断时，pc将被设置为BASE+0x1c. medeleg和medeleg 全称Machine Trap Delegation Registers机器陷阱代理寄存器 medeleg: mac..
【RISC-V】risc-v架构学习笔记（架构初学）
m0_67403188的博客
07-31 7314
RISC-V架构提供31个用户可修改的通用(基本)寄存器，即x1到x31，以及一个额外的只读寄存器x0，硬连接到0。x0寄存器的一个常见用途是帮助将其他寄存器初始化为零。共有31个通用寄存器。其中7个是临时寄存器(t0t6)。a0a7用于函数参数。s0s11用于保存寄存器或函数定义内。一个堆栈指针，一个全局指针和一个线程指针寄存器。一个返回地址寄存器(x1)，用于存储函数调用的返回地址。一个程序计数器(pc)。PC保存着当前指令的地址。所有寄存器都可以作为通用寄存器使用。...
RISC-V架构——CLINT中断控制器初始化（直接模式、向量模式）
weixin_42031299的博客
02-20 1748
模式位占用两个bit，其中2和3这两个值是保留的，在有的芯片中，2和3会分别对应CLIC的直接模式和CLIC的向量模式模式位不仅可以决定是直接模式还是向量模式，还可以决定使用CLINT控制器还是CLIC控制。
RISC-V学习笔记【中断和异常】
热门推荐
qq_40500005的博客
04-05 1万+
RISC-V架构的中断与异常 一般来说由处理器内部的事件或程序执行中的事件引起的程序跳转称为异常；一般的由处理器外部因素引起的程序跳转称为中断 广义上来说中断和异常都被处理器视为异常，一般将其分为同步异常和异步异常 同步异常 同步异常：由于执行程序指令流或者试图执行程序指令流而造成的异常 表现：CPU外部环境一定，多次执行时每次能够精确复现 常见的同步异常包括但不限于： 取指令访问到非法的地址区间 读写数据访问地址属性出错 取指令地址非对齐错误 非法指令错误 执行调试断点指令 异步异常 异步异常：产生原
大白话RISC-V架构中断与异常处理机制
m0_53157173的博客
06-11 5385
大白话RISC-V架构中断与异常处理机制
面向RISC-V AIoT操作系统聚元PolyOS-tflite
06-02
【标题】"面向RISC-V AIoT操作系统聚元PolyOS-tflite"涉及的核心知识点主要涵盖两个领域：一是RISC-V架构的嵌入式操作系统，二是TensorFlow Lite在物联网(IoT)设备上的应用。 首先，让我们深入了解RISC-V（Reduced ...
基于 Rust 和 RISC-V 的操作系统教程示例
03-17
1、资源内容：基于 Rust 和 RISC-V 的操作系统教程示例 2、适用人群：计算机，电子信息工程、数学等专业的学习者，作为java实战项目，课程设计，毕业设计“参考资料”参考学习使用。 3、解压说明：本资源需要电脑端...
基于 Rust 和 RISC-V 的操作系统教程.zip（教程+附上详细教程说明）
最新发布
06-23
基于 Rust 和 RISC-V 的操作系统教程.zip（教程+附上详细教程说明）。一款非常良心的教程学习资料，内涵大量的实际教程，从入门到成为高手一步一个脚印 本教程适用于在学的学生，踏入社会的新新工作者、相对自己知识...
TraSH，一个基于 RISC-V 指令集的计算机系统
06-18
TraSH，一个基于 RISC-V 指令集的计算机系统。完全采用 Verilog 进行编写。具有 5 级流水线，顺序执行，不支持分支预测（取指 IF、译指 ID、执行 EX、访存 MEM、写回 WB）。支持 RV32IMZicsr 指令集（ecall、ebreak...
C语言实现基于Risc-V 的操作系统内核模拟设计与实现源代码，一个运行在RISC-V架构处理器上的玩具嵌入式操作系统
07-24
C语言实现基于Risc-V 的操作系统内核模拟设计与实现源代码，一个运行在RISC-V架构处理器上的玩具嵌入式操作系统 完成了操作系统的引导、UART 串口驱动、中断管理、动态内存管理、多任务调度、自旋锁、信号量、FAT32...
RISC-V特权架构 - 机器模式下的异常处理
百里杨的博客
03-01 2482
RISC-V 定义的三种模式 User、Supervisor 和 Machine，均可发生异常，但是只有特权模式 **Supervisor** 和 **Machine** 才能处理异常，因为处理异常需要 CSR 寄存器。默认情况下，RISC-V所有的异常，都在Machine模式下处理。除此以外，还可以通过委托机制，将异常委托给Supervisor模式下处理。
RISC-V 启动汇编异常定位
嵌入式学习记录站点
01-15 674
RISC-V 启动汇编异常定位
RISC-V架构——中断处理和中断控制器介绍
weixin_42031299的博客
10-25 1900
本文不是从零开始讲解中断，对于中断的基本知识不再赘述，对中断不是很了解可以先学习ARM中断的文章。；
【RISC-V】Trap和Exception
佳大先生的博客
07-27 3173
RISC-V之Trap与Exception
riscv笔记之：中断/异常与CSR寄存器
fdfasf的博客
09-22 9531
riscv概念基础
shell进入特权模式_我们一起学RISC-V——04-机器模式状态寄存器详解
weixin_39827728的博客
12-17 2957
本期内容如下：mstatus寄存器简介特权和全局中断基本ISA控制内存特权大小端控制虚拟化支持扩展上下文状态鉴于RISC-V的mstatus和mstatush状态寄存器内容有些多，我这里单独用一章进行介绍。一、mstatus寄存器简介RISC-V机器模式状态寄存器(mstatus)是一个MXLEN位宽的可读写寄存器，该寄存器主要用于跟踪和控制Hart电路状态。RV64处理器mstatus结构参见图...
RISC-V异常处理机制以及e203异常处理源码学习
weixin_55649036的博客
12-11 571
狭义的异常和中断是根据引起异常的原因来区分的，狭义的异常一般是由内因引起的，例如程序故障或者执行特殊的指令，狭义的中断一般是由外因引起的，例如外部中断。广义的异常包括狭义的异常和中断。下面的讨论的异常无特殊说明，都指的是广义的异常。RISC-V有四种工作模式，下面只讨论机器模式（RISC-V处理器核必备的模式）下的异常处理机制。
8.2 自制操作系统: risc-v Machine寄存器说明mstatus和mstatush
Do one thing at a time, and do well.
03-09 5510
机器模式下的CSRs 寄存器名字 全称 权限 功能 描述 misa Machine ISA Register misa WARL read-write ...
用SystemC写一个二级流水线risc-v系统模型
06-04
好的，我会尽力回答你的问题。首先，需要明确一下，SystemC是一种C++库，用于建立硬件仿真模型。 要实现一个二级流水线risc-v系统模型，我们需要考虑以下几个方面： 1. 指令集：risc-v指令集是一种开源的指令集架构，我们可以在SystemC中实现这个指令集的模拟器。 2. 流水线结构：二级流水线中有两个独立的流水线阶段，需要在模型中实现。 3. 寄存器：需要实现risc-v的寄存器文件，包括整数寄存器和浮点寄存器。 4. 内存：需要实现risc-v的内存模型，包括指令内存和数据内存。 基于以上考虑，我们可以开始编写二级流水线risc-v系统模型。下面是一个简化的代码示例： ```c++ #include <systemc.h> SC_MODULE(RISCV) { // 模拟器需要的成员变量 int32_t pc; // 程序计数器 int32_t regfile[32]; // 寄存器文件 uint8_t memory[65536]; // 内存 // 子模块实例 SC_CTOR(RISCV) { // 初始化成员变量 pc = 0; memset(regfile, 0, sizeof(regfile)); memset(memory, 0, sizeof(memory)); // 实例化子模块 fetch = new Fetch("fetch"); decode = new Decode("decode"); execute = new Execute("execute"); memory_access = new MemoryAccess("memory_access"); write_back = new WriteBack("write_back"); // 连接信号和槽 fetch->out(pc); decode->in(pc); decode->out(ex_pc, rs1_data, rs2_data, rd); execute->in(ex_pc, rs1_data, rs2_data, rd); execute->out(mem_pc, alu_result, rd); memory_access->in(mem_pc, alu_result, rd); memory_access->out(wb_pc, mem_result, rd); write_back->in(wb_pc, mem_result, rd); } // 子模块指针 Fetch *fetch; Decode *decode; Execute *execute; MemoryAccess *memory_access; WriteBack *write_back; // 子模块 SC_MODULE(Fetch) { sc_out<int32_t> out; void run() { while (true) { out.write(pc); wait(); } } SC_CTOR(Fetch) { SC_THREAD(run); } }; SC_MODULE(Decode) { sc_in<int32_t> in; sc_out<int32_t> out_ex_pc; sc_out<int32_t> out_rs1_data; sc_out<int32_t> out_rs2_data; sc_out<int32_t> out_rd; void run() { while (true) { int32_t instruction = memory[in.read()]; int32_t opcode = instruction & 0x7F; int32_t rd = (instruction >> 7) & 0x1F; int32_t rs1 = (instruction >> 15) & 0x1F; int32_t rs2 = (instruction >> 20) & 0x1F; int32_t funct3 = (instruction >> 12) & 0x7; int32_t rs1_data = regfile[rs1]; int32_t rs2_data = regfile[rs2]; int32_t ex_pc = in.read() + 4; out_ex_pc.write(ex_pc); out_rs1_data.write(rs1_data); out_rs2_data.write(rs2_data); out_rd.write(rd); wait(); } } SC_CTOR(Decode) { SC_THREAD(run); } }; SC_MODULE(Execute) { sc_in<int32_t> in_ex_pc; sc_in<int32_t> in_rs1_data; sc_in<int32_t> in_rs2_data; sc_in<int32_t> in_rd; sc_out<int32_t> out_mem_pc; sc_out<int32_t> out_alu_result; sc_out<int32_t> out_rd; void run() { while (true) { int32_t alu_result = 0; out_mem_pc.write(in_ex_pc.read()); out_alu_result.write(alu_result); out_rd.write(in_rd.read()); wait(); } } SC_CTOR(Execute) { SC_THREAD(run); } }; SC_MODULE(MemoryAccess) { sc_in<int32_t> in_mem_pc; sc_in<int32_t> in_alu_result; sc_in<int32_t> in_rd; sc_out<int32_t> out_wb_pc; sc_out<int32_t> out_mem_result; sc_out<int32_t> out_rd; void run() { while (true) { int32_t mem_result = 0; out_wb_pc.write(in_mem_pc.read()); out_mem_result.write(mem_result); out_rd.write(in_rd.read()); wait(); } } SC_CTOR(MemoryAccess) { SC_THREAD(run); } }; SC_MODULE(WriteBack) { sc_in<int32_t> in_wb_pc; sc_in<int32_t> in_mem_result; sc_in<int32_t> in_rd; void run() { while (true) { regfile[in_rd.read()] = in_mem_result.read(); wait(); } } SC_CTOR(WriteBack) { SC_THREAD(run); } }; }; ``` 以上代码只是一个简化版，实际上还需要考虑很多细节。不过，这个模型能够帮助你了解如何使用SystemC实现一个二级流水线risc-v系统模型。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

看星猩的柴狗

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值