制作一个RISC-V的操作系统十-Trap和Exception(流 mtvec mepc mcause mtval mstatus trap完整流程)

已于 2024-04-11 11:16:02 修改
阅读量1k 收藏 25
点赞数 24
分类专栏： 从零自制操作系统 文章标签： risc-v 操作系统
于 2024-04-09 22:45:32 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/llovewuzhengzi/article/details/137557314
版权
本文详细解释了RISC-V架构中的关键寄存器mtvec、mepc、mcause、mtval在异常处理中的作用，以及trap的tophalf（硬件完成）和bottomhalf（软件完成）过程。讨论了陷阱初始化、权限设置和代码实现，以及向量化模式在中断管理中的应用。
摘要由CSDN通过智能技术生成

文章目录

流

控制流：程序控制的执行流
trap分为中断和异常
在这里插入图片描述

mtvec

base：存储trap入口函数的基地址右移两位的即四字节对齐的地址
WARL:可以写任何值，但读出来的值需要是合法才行
在这里插入图片描述

mepc

异常执行完后恢复到原来执行流，
MXLEN：就是CPU处理长度
在这里插入图片描述

mcause

WLRL：读写该部分都必须是合法值
在这里插入图片描述

在这里插入图片描述

mtval

对mcause做的一个补充
在RISC-V架构中，mtval 是 Machine Trap Value 寄存器（机器陷阱值寄存器）的缩写，它是RISC-V架构定义的一部分，用于异常处理机制。

当发生硬件引发的异常，如load访问错误、store访问错误、非法指令等时，mtval 寄存器会被设置为相关的错误值。具体来说：

  • 对于 load 或 AMO (原子操作) 访问错误，mtval 保存的是导致错误的地址。
  • 对于 store 访问错误，mtval 同样保存的是试图进行非法存储操作的地址。
  • 对于指令相关异常（如非法指令），mtval 存储的是触发异常的指令的地址。

程序员或操作系统可以通过检查 mtval 寄存器的内容来确定导致异常的具体原因，这对于调试和异常处理程序非常重要。在RISC-V架构的特权模式下，不同的异常等级（如Machine、Supervisor、User等）会有对应的陷阱值寄存器，例如在Supervisor模式下，类似的寄存器可能是scause和sbadaddr。
在这里插入图片描述

mstatus

xPIE保持执行trap时前保持当前的xIE，trap执行后再恢复到xIE去
xPP保持陷入当前权限x之前的权限级别值，陷入到M权限之前的权限可以说M U S 所以用两个比特位表示这三种状态。陷入到S之前的权限可以是 U S 所以用一个比特位表示，陷入到U只能是U，那没有必要保存，因为执行完trap后恢复到的和执行trap时一样。
WPRI：读这个寄存器的时候忽略该部分的值，写这个寄存器的时候要保留该部分原来的值（不要变）
在这里插入图片描述

trap 初始化

设置mtvec地址为自己设置的异常处理程序的入口地址

在RISC-V架构中，mtvec 是 Machine Trap Vector Base Address Register（机器陷阱向量基地址寄存器）的缩写。此寄存器在RISC-V处理器中扮演着核心的角色，它负责决定在发生硬件异常或中断时，处理器应跳转到何处执行相应的处理代码。

mtvec 寄存器的结构通常包括两部分：

  1. Base Address（基地址）：存储了一个物理地址，当发生异常或中断时，处理器会跳转到这个地址处执行异常处理程序的第一条指令。

  2. Mode（模式）：

    • Direct Mode（直接模式）：在这种模式下，基地址字段直接指向异常处理程序的入口地址。
    • Vectored Mode（向量化模式）：这种模式下，基地址字段指向一个固定的向量表，向量表中的每一个条目对应一种特定的异常类型。当异常发生时，处理器根据异常类型从向量表中索引出相应的处理程序地址。

在这里插入图片描述

trap的top half（硬件完成）

  1. MIE复制到MPIE中，MIE清0
  2. 设置mepc，pc设置为mtvec（异常：异常程序处理完后需要重新执行异常指令 中断：执行完处理中断执行下一条指令）
  3. 设置mcause和mtval
  4. 设置MPP，权限进入M（无论啥trap都会先切换到machine模型）
    . 在这里插入图片描述

trap的bottom half（软件完成）

  1. 切换上下文
  2. 调用对应的处理函数
  3. 恢复上下文
  4. mret
    在这里插入图片描述

从trap返回

  1. 恢复权限
  2. 中断恢复，设置MPP
  3. pc恢复，设置MPIE
    在这里插入图片描述

MPP设置为U和MPIE设置为1的原因

在这里插入图片描述

代码实现

https://github.com/FULLK/risllkos/tree/main/Fullkenerl5

看星猩的柴狗
关注
  • 24
    点赞
  • 踩
  • 25
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
8.7 自制操作系统: risc-v Machine寄存器mscratch/mepc/mcause/mtval
Do one thing at a time, and do well.
04-01 6095
mscratch 全称： Machine Scratch Register，不晓得这里scratch该如何翻译，姑且就翻译成机器模式临时存储寄存器。 mscratch寄存器是专用于机器模式的mxlen位读/写寄存器。通常，它用于保存指向机器模式hart-本地上下文空间的指针，并在进入m模式trap处理程序时与用户寄存器进行交换。 mepc 全称:机器模式异常程序计数器( Machine Exception Program Counter) mepc是一个MAXLEN-bit的...
8.3 自制操作系统: risc-v Machine寄存器 mtvec/medeleg/mideleg
Do one thing at a time, and do well.
03-09 3413
mtvec 全称Machine Trap-Vector Base-Address Register 机器陷阱向量基地址寄存器 1.mtvec必须是被实现的 2.边界必须4字节对齐，MODE域的实现，可能会增加额外的对齐条件 例如当Mode=vectored时，在机器模式下发送timer中断时，pc将被设置为BASE+0x1c. medeleg和medeleg 全称Machine Trap Delegation Registers机器陷阱代理寄存器 medeleg: mac..
RISC-V 32架构实践专题九（从零开始写操作系统-trap机制）
weixin_53479532的博客
03-12 1259
在riscv体系架构中，异常和中断的过程被统称为trap。广义的来说，中断也属于异常的一部分；不管发生异常或是中断，微处理器的硬件行为是一致的，微处理器暂停当前程序，转向异常或中断处理程序，处理完成后返回之前暂停的程序。
中断和异常的区别
youngchang的开发博客
09-21 8191
4.6.7 中断描述符表 中断描述符表（Interrupt Descriptor Table，IDT）将每个异常或中断向量分别与它们的处理过程联系起来。与GDT和LDT表类似，IDT也是由8字节长描述符组成的一个数组。与GDT 不同的是，表中第1项可以包含描述符。为了构成IDT表中的一个索引值，处理器把异常或中断的向量号乘以8。因为最多只有256个中断或异常向量，所以 IDT无需包含多于25
【RISC-V】Trap和Exception
佳大先生的博客
07-27 3679
RISC-V之Trap与Exception
RISC-V异常处理流程概述（1）：异常处理基本介绍
swh547的博客
05-01 1195
其中的关键函数为sbi_ecall_register_extension，这个函数的目的是将sbi_ecall_extension类型的结构体指针添加到一个全局的ecall_exts_list列表中，也就是进行ecall注册的工作。而ecall_time、ecall_rfence等则是结构体指针，相当于sbi_ecall_extension结构体的一个实例，其中的服务和id则是要映射结构体的extid_xxx和handle处理。下面将调用到sbi_trap_handler进行真正的异常处理函数。
【RISC-V】risc-v架构学习笔记（架构初学）
m0_67403188的博客
07-31 7459
RISC-V架构提供31个用户可修改的通用(基本)寄存器，即x1到x31，以及一个额外的只读寄存器x0，硬连接到0。x0寄存器的一个常见用途是帮助将其他寄存器初始化为零。共有31个通用寄存器。其中7个是临时寄存器(t0t6)。a0a7用于函数参数。s0s11用于保存寄存器或函数定义内。一个堆栈指针，一个全局指针和一个线程指针寄存器。一个返回地址寄存器(x1)，用于存储函数调用的返回地址。一个程序计数器(pc)。PC保存着当前指令的地址。所有寄存器都可以作为通用寄存器使用。...
RISC-V 学习笔记：由来、基础整数指令集、汇编语言、特权架构
云微的blog
07-08 2380
这是 os summer of code 2020 每日记录的一部分： github地址：https://github.com/yunwei37/os-summer-of-code-daily 参考：RISC-V 手册 一本开源指令集的指南 第一章 为什么要有 RISC-V RISC-V的目标是成为一个通用的指令集架构（ISA）： 它要能适应包括从最袖珍的嵌入式控制器，到最快的高性能计算机等各种规模的处理器 它应该能兼容各种流行的软件栈和编程语言 它应该适应所有实现技术，包括现场可编程门阵列（FPGA）、
xv6 risc-v trap 笔记
RedemptionC的博客
09-22 3071
xv6中trap（即让cpu暂停执行当前代码，去执行相应的处理代码的情况）有三种： 系统调用 异常，如除以零 设备中断，例如完成了一次读写事件，当然也包括定时中断 发生trap时，一般的处理是： 控制转移到kernel kernel保存当前进程的相关状态（具体就是trampoline.s中，将寄存器保存到进程的trapframe，将栈顶指针设为内核栈的，恢复tp寄存器，让其保存当前cpu的id，从trapframe中取出内核页表页的地址，设置为satp的值，并刷新tlb，从tf中取出usertra
RISCV中断异常
qq_38502922的博客
09-01 1844
指令的PC值不对齐，会造成取指令不对齐错误。进入异常后，程序跳入相应中断服务程序中后，软件强行改写mstatus中mie改为1，再次打开。1.软件必须使用mret指令，然后硬件停止当前程序流，调到mepc里定义的pc地址去执行。这几个域的属性为只读，软件无法直接写这些域改变其值，只有中断源头被清除后才会相应归零。riscv架构中定义了csr寄存器机器模式中断使能寄存器mie来控制中断的屏蔽。2.读写数据访问的地址属性错误，如访问了只读的，会被MPU或MMU定位出。去执行mtvec寄存器里定义的PC地址。..
循序渐进，学习开发一个RISC-V 上的操作系统
Lbrooon的博客
09-23 2323
第 10 章 Trap
RISC-V架构——中断处理和中断控制器介绍
weixin_42031299的博客
10-25 2278
本文不是从零开始讲解中断，对于中断的基本知识不再赘述，对中断不是很了解可以先学习ARM中断的文章。；
RISCV处理器的中断过程及移植FreeRTOS系统的相关知识总结
qq_41137205的博客
04-06 2512
针对不同的中断/异常触发进行不同的程序处理，在处理环境调用和定时器中断时，会跳转到任务切换处理函数，系统会确定是否需要切换任务——是否有任务解除阻塞且优先级更高。图中的箭头即为程序的执行顺序。FreeRTOS系统在创建任务时，不仅会创建指定大小的任务堆栈，还会定义一个任务控制块结构体——TCB（Tack Control Block），用于存储任务的状态信息。该操作其实是由于RISC-V架构定义的硬件机制无法支持中断嵌套行为，一旦响应中断进入异常模式后，全局中断使能被关闭，从而无法响应新的中断。
RISC-V 指令学习笔记（基于CH32V103）
嵌入式学习记录站点
08-21 2892
RISC-V 指令学习笔记
RISC-V学习笔记【中断和异常】
热门推荐
qq_40500005的博客
04-05 1万+
RISC-V架构的中断与异常 一般来说由处理器内部的事件或程序执行中的事件引起的程序跳转称为异常；一般的由处理器外部因素引起的程序跳转称为中断 广义上来说中断和异常都被处理器视为异常，一般将其分为同步异常和异步异常 同步异常 同步异常：由于执行程序指令流或者试图执行程序指令流而造成的异常 表现：CPU外部环境一定，多次执行时每次能够精确复现 常见的同步异常包括但不限于： 取指令访问到非法的地址区间 读写数据访问地址属性出错 取指令地址非对齐错误 非法指令错误 执行调试断点指令 异步异常 异步异常：产生原
RISC-V （六）Trap和Exception
最新发布
weixin_44194690的博客
08-11 848
当trap发生时，pc会被替换为mtvec设定的地址，同时hart会设置mepc为当前指令或下一条指令的地址，当我们需要退出trap时可以调用特殊的mret指令，改指令会将mepc中的值恢复到pc中（实现返回的效果）。PP是之前的特权级别的意思。具体的辅助信息由特定的硬件实现定义，RISC-V规范没有定义具体的值。当trap发生时，除了通过mcause可以获取exception的种类code值外，hart还提供了mtval来提供exception的其他信息来辅助我们执行更进一步的操作。
大白话RISC-V架构中断与异常处理机制
m0_53157173的博客
06-11 6258
大白话RISC-V架构中断与异常处理机制
RISC-V架构——CLINT中断控制器初始化（直接模式、向量模式）
weixin_42031299的博客
02-20 2082
模式位占用两个bit，其中2和3这两个值是保留的，在有的芯片中，2和3会分别对应CLIC的直接模式和CLIC的向量模式模式位不仅可以决定是直接模式还是向量模式，还可以决定使用CLINT控制器还是CLIC控制。
RISC-V特权架构 - 机器模式下的异常处理
百里杨的博客
03-01 2870
RISC-V 定义的三种模式 User、Supervisor 和 Machine，均可发生异常，但是只有特权模式 **Supervisor** 和 **Machine** 才能处理异常，因为处理异常需要 CSR 寄存器。默认情况下，RISC-V所有的异常，都在Machine模式下处理。除此以外，还可以通过委托机制，将异常委托给Supervisor模式下处理。
RISC-V操作系统：监管者模式与虚拟内存解析
RISC-V 指令集的介绍，包括 RV32I 基础整数指令集、浮点运算（RV32F 和 RV32D）、乘法和除法、原子指令、压缩指令以及向量计算等，这些构成了处理器功能的基础，也是操作系统实现监管者模式的硬件基础。这些内容有助...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

看星猩的柴狗

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值