【Verilog】——赋值语句、结构语句、块语句

目录

1.常用语句

 2.块语句

1.顺序块 

 2.并行块

​ 3.结构语句

1.always 

 2.initial

 4.赋值语句

1.非阻塞赋值

2.阻塞赋值

3.非阻塞赋值和阻塞赋值的区别

4.深入理解阻塞赋值和非阻塞赋值

---

声明信号的时候统一大数在高位，小数在低位

比如：reg  [3:0 ] ain这是是最规范的

reg  [0:3 ] ain   reg  [4:2 ] ain 这些都是不规范的

1.常用语句

 2.块语句

1.顺序块 

 2.并行块

 3.结构语句

1.always 

 2.initial

 4.赋值语句

 1.非阻塞赋值

2.阻塞赋值

 3.非阻塞赋值和阻塞赋值的区别

如果是时序逻辑的话，必须用非阻塞赋值

如果是组合逻辑的话，必须用阻塞赋值

这样才能综合

 4.深入理解阻塞赋值和非阻塞赋值

 PS：

组合逻辑用阻塞赋值！！！！！

时序逻辑用非阻塞赋值！！！！

这样的电路才能够综合！！！！