FPGA学习之路---SDRAM讲解

最新推荐文章于 2024-09-17 15:32:24 发布

北海北_CrazyZheng

最新推荐文章于 2024-09-17 15:32:24 发布

阅读量9.9k

点赞数 4

分类专栏： Verilog 文章标签： FIFO学习 fpga SDRAM

本文链接：https://blog.csdn.net/lusics/article/details/53646233

版权

Verilog 专栏收录该内容

5 篇文章 2 订阅

订阅专栏

如果对SDRAM原理以及时序不是很了解的朋友，推荐看一下如下这篇文章：

SDRAM-高手进阶,终极内存技术指南——完整进阶版

*****************************************GO***********************************

SDRAM的工作过程：

（1）初始化：

上电后进入200us的输入稳定期，空操作（NOP）

向SDRAM发送1次（1个时钟周期）预充电(precharge)命令，然后保持N个时钟周期NOP操作（N值可查芯片具体SDRAM芯片手册，与SDRAM工作的时钟频率有关）

向SDRAM发送8次刷新(refresh)命令，具体发送过程后面会介绍

设置SDRAM工作模式寄存器

初始化完毕

（2）开始读写操作

（3）自刷新

除了上述操作外，还有一个周期性的操作就是自刷新。拿我使用的芯片来说，需要每15us进行一次自刷新操作。(15us*4096=61.44ms < 64ms，为什么这么设置，请参考终极内存技术指南)

---------------------------------------------------------------------------------------------------------------------------------

实现方法：

CKE

CS_n

RAS_n

CAS_n

WE_n

通过上面五线的搭配输出，可以实现SDRAM控制。

---------------------------------------------------------------

SDRAM的命令（_n结尾的信号代表低电平有效)

SDRAM命令
CKE	CS_n	RAS_n	CAS_n	WE_n
空操作（NOP）	1	0	1	1	1
预充电（PRE）	1	0	0	1	0
刷新	1	0	0	0	1
行有效	1	0	0	1	1
开始读	1	0	1	0	1
开始写	1	0	1	0	0
模式寄存器设置	1	0	0	0	0

---------------------------------------------------------------------------------------------------------------------------------

下面贴几张初始化相关的图片：

模式寄存器设置！！！

我的模式寄存器设置值为: 0x023，对应到上图可以看出，我的选择为：

操作模式：突发读/突发写

潜伏期：两个时钟周期

突发传输方式：顺序

突发长度：8 （SDRAM芯片：4Block，1M*16bit，共64Mbit）故突发长度8代表每次读或写命令传输的数据量为8*位宽=8*16bit=128bit=16字节（暂不考虑数据掩码DQM）

-----------------------------------------------------仿真---------------------------------------------------------------------

波形1：PLL完成初始化

红色的波形为和命令有关的信号（5个）。我把它们放到一组为了便于观察，可以看到，在400ns处，时钟有效信号CKE变高，片选信号CS_n变低，SDRAM开始动作，参考命令表，SDRAM启动后的命令为：10111，即NOP操作，这一过程要持续近200us，称之为输入稳定期

波形2：预充电，对应命令10010以及

8次刷新操作，对应命令10001，注意每个命令之后都有执行一段时间的NOP操作，这使得SDRAM有时间执行命令。

波形3：模式寄存器设置，可以看到，命令为10000，此时SDRAM_BA[1:0]以及地址线SDRAM_ADDR[11:0]的值分别为0以及0x033（我真实器件使用的是0x023，仿真的时候选择错了，不过不影响看波形），从这幅图中应该可以很清楚的看到，SDRAM时钟频率为100Mhz，同时与FPGA的SDRAM控制器的100MHZ时钟存在相位差（延迟-90reg），这是必要的。

因为，在SDRAM控制时钟上升沿，产生命令，然后在随后的SDRAM时钟上升沿，命令已经稳定了，这样就方便了SDRAM顺利的取得命令。数据传输也是同样的道理。仿真中我选择的相位差为72度

波形4：写SDRAM数据，结合上一篇文章中的FIFO操作，这个波形应该很容易理解了，最后两行：

sys_data_in是FIFO传递给SDRAM控制模块的数据，

sdram_data是SDRAM的数据总线，两者之间有1个时钟周期的延时。

从图中可以看出，首先SDRAM控制器发出了行有效命令(10011)，选中了第0个逻辑块的第0行，然后在两个时钟周期后，发出了写命令(10100)，列地址为0，同时不加延迟的把第一个数据0x0000放在了sdram的数据总线上，该命令执行一次，可以看到写入了8个16bit数据，这也就对应了前面所说的突发长度。

此外，细心的朋友可以看到，在写命令时，地址线的值为 0x400，其中的4对应 A10，给它设置1，表示允许自动预充电。

那么什么是自动预充电呢？

SDRAM在每次读取操作后，逻辑为1的数据被读取后会放电，很有可能会导致其逻辑值变为0，故，需要再写入数据，保证读取后值不丢失。所以，自动预充电还是蛮必要的。