高速ADDA
文章平均质量分 80
高速ADDA实战
虚怀若水
命自我造 福自我求
展开
-
输入延迟资源(IDELAY2)说明
此篇是我在学习中做的归纳与总结,其中如果存在版权或知识错误或问题请直接联系我,欢迎留言。PS:本着知识共享的原则,此篇博客可以转载,但请标明出处!每个I/O模块都包含了一个可编程的延迟原句,称作IDELAYE2。IDELAY可以连接到ILOGICE2/ISERDESE2或者ILOGICE3/ISERDESE2模块。IDELAY2是一个可编程的31阶延迟原句,延迟参数可以参考7系列FPGA对应器件家族的器件手册。它既可以应用于组合逻辑也可以应用于时序逻...原创 2021-10-24 15:41:41 · 3318 阅读 · 0 评论 -
高速DAC设计与实现--AD9122
目录芯片简介:功能配置设计高速DAC软件驱动设计芯片简介:AD9122 是一款双通道16位高性能数模转换器(DAC),在800MSPS工作条件下其无杂散动态范围(SFDR)高达72dBc,最高可提供1200 MSPS采样速率。 高速DAC--AD9122电路原理图硬件设计的电路原理图如上图所示,AD9122具备针对直接变频传输应用进行优化的特性,包括复数数字调制以及增益与失调补偿。DAC输出经过优化后可直接与模拟正交调制器无缝接口,便于后期使...原创 2021-08-01 18:48:57 · 6950 阅读 · 13 评论 -
Zynq-LWIP上行传输大批量数据方法说明
LWIP141上行传输数据原创 2021-06-19 17:16:00 · 6850 阅读 · 17 评论 -
MATLAB读取TXT数据文件的频谱分析--FFT
%读取文件fid_2=fopen('rcv_data.txt', 'r'); %总共10000个x=10000;y=4;data_5=cell(x,y);%定义cell矩阵,存储文件内容data_6=cell(x,y);data_7=cell(x,1);%高16位 (16进制)data_8=cell(x,1);%低16位 (16进制)for i=1:x for j=1:y data_5{i,j}=fscanf(fid_2,'%s',[1,1]);%以字符方式读...原创 2021-08-01 15:18:42 · 4658 阅读 · 1 评论 -
JESD204标准概述
目录JESD204协议标准的分类和区别:JESD204AJESD204BJESD204B的各层规范由于高速ADC的迅速发展,传输速率已经迈入GSPS,因此JESD204B标准协议将会成为应用范围最广的接口传输协议。JESD204协议标准的分类和区别:第一版JESD204标准协议问世于2006年4月,由JEDEC国际协会发布。其中,ADC或DAC为数据转换器,ASIC或FPGA为接收机。由于当时对转换器速率和分辨率的要求不高,所以最初的JES...原创 2021-07-31 17:15:55 · 3584 阅读 · 0 评论 -
vivado中时序约束
对于Zynq设计中,优化FPGA时序约束设计对于实现高速数字信号采集与处理至关重要。Xilinx 官方提供的Vivado设计软件中提供了时序报告功能(Report Timing Summary),为Zynq设计的时序约束提供便捷的设计。如图5-38所示为本课题代码设计完成后、时序约束前的时序分析报告。图5-38 时序约束前时序报告Xilinx Vivado时序报告可提供设计时序特性的高层次信息,依据时序报告可针对具体问题进行解决,其中本课题设计中主要有以下两种时序设计警告:TNS:(总体时.原创 2021-07-05 21:43:12 · 2563 阅读 · 0 评论 -
高速数字系统时钟设计-AD9516
在高速数字系统中,时钟起到至关重要的作用,它决定系统工作的稳定性与准确性,尤其在包含Zynq、高速ADDA的数字系统中。在设计逻辑代码时,除了实际的算法设计HDL,设计Zynq的另一个重要方面是考虑系统内的时钟设计。基于Zynq的平台性能高度依赖于系统时钟的设计。如图5-9所示,在硬件平台系统时钟需要分别给Zynq、ADC和DAC三部分提供高精度时钟。以XC7Z100作为核心的Zynq板卡时钟系统的设计基于直接和简单的原理,时钟源选用北京晶宇兴公司生产的高精度晶振,PS侧使用一只单端输出的33.33MH原创 2021-07-24 23:05:47 · 5610 阅读 · 1 评论 -
高速高精密ADC数据采集-ADS62P49
目录0、ADS62P49特性1、实现框架2、配置模块3、同步校准4、数据提取5、测试参考资料:0、ADS62P49特性TI公司的模/数转换芯片ADS62P49。如表所示,该芯片可以实现双通道14位高速高精度数据采集,最大采样速率可达250MSPS。它结合了高动态性能和低功耗在一个紧凑的64-QFN封装中,这使得它非常适合多载波、宽带通信应用。表 ADS62P49主要参数 主要参数 典型值 最大采样率 .原创 2021-07-04 14:03:04 · 6308 阅读 · 8 评论