硅芯思见：问芯吾跬（IC设计验证常见问题汇总一）

【丑话在前】本文分享整理的一些IC设计验证的一些常见问题，希望对于需要的朋友有用，后续还会更新。当然更希望有识之士可以留言分享对于其中问题的见解，为其他入门阅读本文的朋友广开思路，教学相长，互相学习。

Q1.定宽数组、动态数组、关联数组、队列各自的特点和使用方式。

Q2.fork...join/fork...join_any/fork...join_none之间的异同

Q3.mailbox、event、semaphore之间的异同

Q4.@(event_handle)和wait(event_handle.triggered)区别

Q5.task和function异同区别

Q6.使用clocking block的好处

Q7.同步FIFO和异步FIFO的作用和区别

Q8.SystemVerilog中OOP的三大特性

Q9.详述对于ref类型的理解

Q10.外部约束如何使用，有哪几种方式

Q11.代码覆盖率、功能覆盖率、SVA覆盖率都是衡量什么的

Q12.为什么选择验证工作

Q13.立即断言和并发断言的特点

Q14.SystemVerilog中面向对象编程的优势

Q15.如何保证验证的完备性

Q16.权重约束中”:=”和”:/”的区别

Q17.rand和randc区别

Q18.break、continue和returen的含义用法

Q19.function中return语句执行之后，function里剩下的代码语句还会执行吗

Q20.触发器和锁存器的区别

Q21.为什么要使用两级触发器进行同步

Q22.setup和hold违例分别是什么

Q23.SVA中and、intersect、or、throughout、$past如何使用