硅芯思见：Timing Borrow深入浅出

硅芯思见

更多内容↑↑↑↑↑↑↑↑↑↑，其中更新更多内容！

本文纯属学习之用，欢迎指正文中不足，封面图片若有侵权，请及时沟通！

Timing Borrow技术又称为cycle stealing技术,其原理主要是利用latch的电平敏感特性,通过有效电平获取数据再通过无效电平保持被锁存的数据,主要用于解决路径时序不满足电路要求的情况.

本文为描述方便使用的latch为高电平有效,latch的使能信号为clk,在clk为高电平时输入被传输到输出,其中clk变为有效的边沿称为opening edge,clk变为无效的边沿称为closing edge.根据数据到达latch输入端的先后可分为三种情况:

1> 数据先于使能信号有效前;

2> 数据在使能信号有效和失效之间到达;

3> 数据在使能信号无效时到达;

当latch的输入数据在clk有效沿前到达时,此时latch的行为类似于触发器,即也有setup和hold约束要求,在clk有效后,输入数据会立刻传输至latch输出端;