环境变量文件有两个,它们分别在系统盘的根目录下的pcbevn 目录中(比如系统在C 盘,那么evn 文件将在c:/pcbevn 下)和程序安装路径下(如Cadence 设计系统程序安装在D:/Cadence 下,则evn 文件将在D:/Cadence/PSD_15.1/share/pcb/text 目录下),前者是本地变量文件,后者是全局变量文件(系统自动建立,即为默认设置)。在本地变量文件中,主要存放的用户参数设置值(Setup->User Preferences..如库文件所在的路径等)。在全局变量文件中主要描述的是:应用程序的工作路径和系统的快捷键定义等等。在启动一个应用程序时,应用程序会根据环境变量中的参数进行初始化。
将xxxx_dxf 通过Edit-->Change转化为Outline,该方法前提只需要再复制一份dxf层闭合边框然后再change 否则只有一份cahnge之后dxf层的边框就没了
也可以通过z-copy方式将闭合的dxf层边框复制移动到对应outline层
assign color
shape add
Z-Copy(outline下的copy shape 和zcopy的界面一样的 或者在edit- zcopy) 命令绘制Route_Keepin/Route_Keepout等层的各种类图形 先把不封闭的线段闭合 用 shape--compose shape命令将分段合成闭合shape
z-copy 设置keepin很方便
然后 用z-copy options种设置class 为route keepin ,subclass为all ,size 勾选内缩contract活外扩expand。单位mm。routekeepin代表区域内部是有效,
外部是无效,routekeepout是区域内无效,外部有效。
z copy可以不同类的层之间复制shape
copy
铺铜后如何编辑边界:shape –> edit boundary 就可以对铜皮就行修改边界
https://d1.amobbs.com/bbs_upload782111/files_23/ourdev_512663.pdf 使用技巧总结
如何在 Layout 的时候动态的显示走线长度 在 SetupÆUser Preferences…中的 Etch 栏中,勾选 allegro_etch_length_on。这样,在 layout 的过程中,会看到如下所示的窗口,动态的显示目前所走的这条线的长度,以及相关的 Net 的长 度。目前,这项功能似乎有些小问题,比如长度显示不准确等等。有待进一步研究。
如何在 Layout 的时候动态的显示走线长度 在 SetupÆUser Preferences…中的 Etch 栏中,勾选 allegro_etch_length_on。这样,在 layout 的过程中,会看到如下所示的窗口,动态的显示目前所走的这条线的长度,以及相关的 Net 的长 度。目前,这项功能似乎有些小问题,比如长度显示不准确等等。有待进一步研究。
https://bbs.elecfans.com/jishu_1864122_1_1.html -----非常好的参考
对不规则板框outline处理 将不连续线段连成封闭的板框outline
shape---compose shape 右键 temp group 点选板框outline 一段段的 右键 complete ,在option操作时 board geometry outline
反标原理图:http://bbs.ntpcb.com/read-htm-tid-153684.html
重新编号,便于装配。在原理图设计时时按照原理图中的位置进行编号的,但是这样在PCB中编号就是乱的。这就需要在PCB中重新编号,然后再反标注到原理图,步骤:Logic –> Auto Rename Refdes –> rename –> more 可以设置重新编号的选项 选择preserve current prefixes即保持当前的编号前缀。
在原理图中进行反标注:打开原理图工程文件 –> tools –> back annotate –> 选择PCB Editor –> 确定即可
\
DRC 实心显示 setup-->user preferences...勾选Display中的display_drcfill.
关掉记忆上次改线宽的出线宽度,重新按约束出现,就是改动后线宽值不在其它信号线保持!
edit--user preferences editor --route里--勾选acon_on_width_override_retian
批量剪断走线的方法
manuafacture-- drafing-- delete by rectangle --右键option 勾选clines --选中对象走线 高亮后再绘制矩形框--然后多组走线即可被剪断
对网络的显示操作:
1 飞线的关闭打开 display-- show/blank rats --option 点选component/net 可以对具体的器件和网络进行打开飞线或关闭飞线
1.1 也可以通过constraint设置: editor--net properties--constraint -properties中找到对应地或者电源网络==选中右侧具体的网络ojects--no rat列进行设置 on/off 该方式即使在rats all 后也不会显示出飞线来
2 对网络或器件赋颜色 display--assign color
走线是否记忆线宽的设置:setup - user preference - route - connect - acon_no_width_override_retain.
4.13 对电源引脚和地脚指定,并用不同颜色标注。 点击Logic->Identify DC Nets。
在原理图和pcb editor交互过程中 最好每页 制作为一个group也可以方便后期整体操作 观察。。。 -edit -- group
temp group 是比如在多选不同类目标后组成临时组移动方便,也可以框选或者单击多选,然后移动命令结束后 这个临时group就消失打散了
多组线同时出现
https://blog.csdn.net/qq_41038655/article/details/103883490
拉线是伴随的飞线跟随线头
setup--Design Parameter Editor,然后在Ratsnest geometry点击下拉选择Straight
Cadence Allegro如何复用设计参数?
https://blog.51cto.com/u_15324234/3293639
Blank Rats 关闭所有飞线
unrats net #关掉网络飞线
Show Rats 打开所有飞线
rats net #打开网络飞线
Shape Edit Boundary #切割铜皮
shape select #修改铜皮
add line #添加没有电气属性的线
change #改变属性 换层操作 相同class 不同subclass切换
color #定义颜色
groupedit #群组编辑
slide #修改走线命令
add circle #画圆(非电气属性,非连接线)
add line #画线(非电气属性,非连接线)
add text #添加字符
"shape add;class Etch;subclass Top"
#添加shape
shape void polygon
#shape开窗,manual void/cavity(洞,腔,空心的)
shape edit boundary
#编辑shape边界
shape merge shapes
#shape合并
compose shape
#组成shape
compose shape
#组成shape
compose shape
#组成shape
compose shape
#组成shape
compose shape
#组成shape
next 执行下一步命令
drc update #drc状态更新
browse drcs #浏览drc
swap components #器件位置交换 ctrl s
快速查找器件 find--find by name
在allegro 中有很多键盘命令,它是通过键盘输入来激活或执行相关的命令。键盘
命令基本上包含了大部分的菜单命令。下面列举几个常用的键盘命令。
1、x 100:Y 坐标不变,X 方向移动100 个单位值(以设定的原点为参考点)
2、y 100:X 坐标不变,Y 方向移动100 个单位值
3、x 100 100:移动到(100,100)坐标处
pick 命令与上面的x 或y 命令功能相同,只是在执行pick 命令时会弹出一个窗口,输入想要的坐标值就可以,与上面相对应,pick 命令也提供三种模式:pick、pickx 和picky。
每天进步一点点------Allegro 怎样把铺铜显示关掉,但是走线要显示?
【背景】
铺铜是PCB布线的末尾环节,在PCB设计后期审查中,我们会检查走线的规则,但是铺铜后,不容易看见走线的效果,这时我们需要关闭铺铜显示,但是走线任然要显示。
【解决方法】
执行Setup->User Preference命令,在Categories中选择Shape,在右面的选项中勾选no_shape_fill
测量 双单位显示 setup--user preferences editor -display -element---showmeasure_altunits(mm/mils)
allegro的计算阻抗,没有绿油计算出来的结果需要加上绿油,所以有个兑换公式: Z(无绿油阻抗)*0.9+3.2=实际阻抗(实际有绿油情况)
线宽和阻抗是反比,间距与阻抗正比
用assign net 给铜皮修改网络,所以一般开始时可以随意给铜皮赋予随机网络,然后用asssign net 通过点选的方式给予铜皮重新赋予网络
铺铜和关闭铺铜
User Preferences Editor” 用户配置窗口中选择 “Display” 选项下的 “shape_fill no etch shape display 关闭电气铜皮的显示
修改DRC类似via填充实心显示
setup-->user preferences...勾选Display中的display_drcfill.
PP片,并不会太厚,而目前行业常规所用的PP片中,7628最厚,约为0.2m
明天完成事项安排
1 自动快捷键 spasn vasn
assign net (针对shape的,via的。。) 走线assign net ?
2 自动shape keepout keppin 快捷键 ski sko pki pko rki rko
setup --area --shape package route
3 自动进入丝印调整状态界面
3.1关掉etch层,display-color visibility 关掉etch 要留着pin 和via ,调整丝印时可以知道避开他们的区域
3.2、在display –> color and visibility –> group选择manufacturing –> 选择autosilk_top和autosilk_bottom 因为丝印信息是在这一层的
3.3、生成丝印:manufacturing –> silkscreen –> 选择那些层的信息放在丝印层,一般要选上package geometry和reference designator –> 点击silkscreen,软件自动生成这个信息
3.4、调整丝印,先在color and visibility中关掉ref des assembly_top和assembly_bottom
3.5、调整字体大小:edit –> change –> 在find面板选中text –> option面板选中line width和text block,不选择text just –> 画框将所有的文字改过来。line width是线宽,text block是字体大小。注意option选项中的subclass不要动,否则修改后,就会把修改结果拷贝到那一层了。
czxx xx字体大小
4 搞懂 Allegro 铺铜设置全连接 和 pin via的属性修改 dynamic connect 方式的区别 shape--gloabal ynamic parma。。--thermal relief connects
https://blog.csdn.net/weixin_42485732/article/details/124404977
Shape----->Global Dynimic Shape Paramerters
5 自动快捷键设置打开CM 走线计算显示网络长度
https://www.cnblogs.com/Snowden/p/14467662.html
6 快捷键 自动进入检查 信号跨分割的检查界面视图效果 老吴的哪个bilibili视频有
https://www.bilibili.com/video/BV1GM411K7B3/?spm_id_from=333.999.0.0
7 自动布线工具使用
https://www.bilibili.com/video/BV1R44y1779s/?spm_id_from=333.337.search-card.all.click&vd_source=614465504b624ea247f4f1fccada307c
https://bbs.elecfans.com/jishu_1864122_1_1.html Allegro 使用技巧你都知道吗