AHB总线中slave的两个hready信号

一般作为AHB总线的Slave设备都有2根hready信号，一个为input类型（hready_in），
另一个为output类型（hready_out）。在AHB总线协议中，如果Master设备发起读写操作的时候，Slave设备不能及时响应的话，由Slave设备把hready_out信号拉低来拖延DataPhase周期。但是在Pipeline操作的时候，本次操作data phase是下一次操作的address phase，所以作为Slave设备在响应Master设备的时候，必须先判断一下Master设备对上一次其它Slave设备的操作是否已经完成。如果完成，则响应主设备的操作；如果没有完成，则等待完成，然后才响应操作。hready_in就是Slave设备用来判断Master设备是否对其它Slave设备的操作已经完成的信号。注：hready_in是所有slave的hready_out经过MUX后的信号。
所以单模块hready_out输出一定时不能是AHB bus上的hready_in做逻辑组合逻辑直接输出，不然会形成loop；
甚至有的CPU（AHB master），trans[2:0]也是和hready_in有关的，也不可以做组合逻辑形成hready_out,直接输出。

在AHBslave控制器设计中存在IO寄存器读写以及SRAM读写等；这种情况下存在一个经典问题，即写后读的问题；
若AHB master对寄存器进行写后读，若固定拉高hready_out为1，若CPU效率很高，命令间隔时间很短，会造成写后读的时候，读的并不是第一次写进去的数据：这是因为，AHB写命令，最快第一个周期是addr phase（控制命令