logisim,quartus实现模为60的BCD码计数器

已于 2022-03-22 18:00:24 修改
阅读量1.3w 收藏 171
点赞数 24
文章标签： 硬件工程 fpga开发
于 2022-03-21 21:42:23 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_50824556/article/details/123641191
版权
一、分析：利用封装的74161完成带有异步复位端的模6和模10计数器，然后级联构成模为60的BCD码计数器：

​ 由74161功能表可知要构成模6计数器和模10计数器，可以采用同步置数法:当达到需要的计数终点时反馈一个置数信号到LD非，使得输出Q3Q2Q1Q0=D3D2D1D0。也可以采用反馈清零法：当达到需要的计数终点时反馈一个清零信号到CR非，使得输出Q3Q2Q1Q0=0000。

二、设计：

在这里插入图片描述

在这里插入图片描述

图6
三、logisim实现：

1.Logisim环境下设计并封装74161：


2.利用封装的74161完

最低0.47元/天 解锁文章
基于Verilog HDL的模60BCD码计数器设计
我們的第一要著，是在改變他們的精神
10-17 1万+
基于Verilog HDL的模60计数器设计
模六十计数器
12-21
基于verilog的模六十技术器，用于basys2的开发
模为60的BCD码加法计数器FPGA设计Verilog逻辑源码Quartus工程文件.zip
08-23
模为60的BCD码加法计数器FPGA设计Verilog逻辑源码Quartus工程文件， Quartus软件版本11.0, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。 module cnt_60(clk,reset,cin,load,data,cout,qout); input clk,reset,cin,load; //输入时钟，复位，计数端，置数端 input[7:0] data; //预置数输入端 output cout; //输出进位信号端 output[7:0] qout; //计数输出端 reg[7:0] qout; //计数输出端寄存器 always@(posedge clk) //时钟上升沿触发 begin if(reset) //判断是否复位信号端为1 qout<=0; //计数输出端置0 else if(load) //判断置数端是否有效 qout<=data; //将预置数输入端数据赋予计数输出寄存器 else if(cin) //判断计数端是否有效 begin if(qout[3:0]==9) //判断qout的低位是否为9 begin qout[3:0]<=0; //qout低位清0 if(qout[7:4]==5) //判断qout高位是否为5 qout[7:4]<=0; //qout高位清0 else qout[7:4]<=qout[7:4]+4'b1; //高位自加1 end
Logisim数字逻辑实训——计数器设计与应用
最新发布
uwvwko的博客
04-18 374
FPGA中模为60的BCD码加法计数器
jk_101的博客
05-18 3786
定义输入data，load，cin，clk，reset；输出为qout；则代码为： module count60(clk,load,cin,reset,data,cout,qout); input clk, input load,cin,reset; output cout; output [7:0] qout; reg [7:0] qout; alwaya @(posedge clk) begin
模为60的BCD码计数器的设计与验证
weixin_42465397的博客
03-18 6125
step1：实现module： module DigitalCountBCD60(clk_50M,rst_n,time_cnt); input clk_50M; input rst_n; output [7:0]time_cnt; reg [7:0]time_cnt; reg [7:0]time_cnt_n; always@(posedge clk_50M or negedge rst_n) ...
模为60的BCD码加法计数器FPGA设计verilog源码quartus工程文件.zip
05-10
模为60的BCD码加法计数器FPGA设计verilog源码quartus工程文件 module cnt_60(clk,reset,cin,load,data,cout,qout); input clk,reset,cin,load; //输入时钟，复位，计数端，置数端 input[7:0] data; //预置数...
模24计数器_quartusII_模24计数器_FPGAverilog_74390模24计数器_
09-29
总的来说，这个项目提供了使用Quartus II和Verilog在FPGA上实现模24计数器的方法，同时通过test bench进行功能验证。这种设计方法不仅适用于模24计数器，也可以应用于其他各种计数和状态机的实现，体现了FPGA设计的...
FPGA设计：模为60的BCD码加法计数器Verilog源码解析
资源摘要信息:"模为60的BCD码加法计数器FPGA设计Verilog逻辑源码Quartus工程文件.zip" 此资源是针对在FPGA上实现特定功能的数字设计的完整工程文件包，涉及到硬件描述语言Verilog的设计与实现，具体应用在一个基于...
模60计数器
12-15
数字钟的秒计数，在seg上显示，平台是xilinx14.5，板子是basys2
quartus仿真33：74161级联实现模60计数器
热门推荐
Never Give Up
10-21 3万+
将60分解成6*10，分别用74161实现模6和模10计数器，再级联成模60计数器 利用OC进位端反相得到的信号输入到置位端，模6计数器的实现15-X+1=6，解得置数端需要准备的数为X=10=1010，模10计数器的实现15-X+1=10，解得置数端需要准备的数为X=6=0110。 观察波形图可以看出，稳定后第一片计数器从10计到15，第二片从6计到15 60同样可以分解成5*12，这种方法需要分解的两个因数小于161的模值16。利用上面方法的思路，OC置数法，模5计数器的实现15-X+1=.
60进制计数器
02-26
因为使用nexys4板自带的时钟信号，频率约为100000000hz，若想实现每秒计时一次，首先利用分频器将时钟频率分频成1hz的信号，每当这个1hz的输入信号改变时计时器自增1，计时器最大值为59，计时器输出的2进制信号再转换成分别表示十位和个位的BCD码再传送给控制模块，控制模块负责接受BCD码和控制两个LED轮流显示数据
模60计数器（通过计数器级联得到）
05-19
下面描述的是一个模60计数器，该计数器通过将模10计数器和模6计数器级联的方式构成，每当模10计数器计数到1001时，模6计数器就会计数加1，直至计数到60时，即模6计数器到达0101、模10计数器到达1001时，计数状态又回到00000000，然后重新计数。
60进制计数器设计
12-12
60进制的数电制作方法，及一系列注意事项
可编程硬件描述语言VHDL Quartus 六十进制计数器设计报告.pdf
08-20
六十进制计数器设计报告 目录 六十进制计数器设计报告 1 一、 题目剖析 2 二、 设计思路 2 三、 设计过程 2 1 、 真值表 2 2 、 源代码分析 2 3 、 仿真分析 5 功能仿真 5 4 、 注意事项 6 四、 总结 6
60进制加法计数器 VHDL QuartusII仿真
08-30
60进制加计数 VHDL QuartusII仿真 可自由更改进制
模六十计数器（二）
qq_53715621的博客
10-16 3678
时隔一年，重新拾起Verilog，对之前写的模六十计数器进行修改，使其尽量符合编写规范，用电路的思想写程序，解决遗留的计数器进位问题，并使用模块化编程增强可读性和扩展性。
【FPGA & Verilog】模60计数器（原理图输⼊设计）
m0_51956878的博客
01-04 4861
【FPGA & Verilog】模60计数器（原理图输⼊设计）
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值