![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
笔记
文章平均质量分 57
Vanilla.044
这个作者很懒,什么都没留下…
展开
-
stm32f4学习记录
I/O输出init函数设置操作设置(在.h文件中编写)I/O输入与I/O输出步骤相似,①开启时钟;②init函数设置;③操作函数。输入操作函数库函数部分可以直接修改为位带操作。串口通信部分步骤代码串口配置需要三个结构体: GPIO,USART,NVIC外部中断部分步骤...原创 2021-10-14 21:15:31 · 339 阅读 · 0 评论 -
野火FPGA征途Pro学习笔记(sobel边缘检测)
sobel算法的一些信号时序表12345pi_flagwr_en2 / data_in2 / rd_endout_flagdata_in1 / wr_en1rd_en_dly1sobel运算不同于上一节的fifo sum运算,不是相同列、行的数进行运算。,而是对这一个矩阵中nxn个数据进行运算,因此需要用nxn个变量进行存储,为了在一个标志信号下取出这所有信号的值,需要有一个阶梯型的排序方式。便是将fifo中的数据先存储给变量1,之后变量2从变量1的值获取,变量原创 2021-10-08 20:22:38 · 786 阅读 · 0 评论 -
野火FPGA征途Pro学习笔记(fifo_sum)
FIFO sum 原理利用fifo进行串行数据流的行计算。首先需要注意的是数据是从一根数据线上传输过来的。这里我们以3行数据相加的情况举例;3行数据相加,需要用到2个FIFO;这里给出规律,如果需要一次计算X行数据的和,则需要用到X-1个FIFO首先将前X-1行的数据进行FIFO保存,之后第X行数据的每一次输入,都进行一次当前对应数字的求和,比如前两行数据为:1 2 3 42 3 4 5第三行的完整数据为:3 4 5 6那么①当第三行中的数据传入到3时,将第1、 2行的对应位置的数字原创 2021-09-30 18:57:34 · 1005 阅读 · 0 评论 -
自己做FPGA小项目整个流程笔记
按键计数器这里实验目的是key1为加1,key2为减1,使用数码管显示出来。实验功能很简单,主要是想自己熟练流程,不依靠视频。完成过程中画出了visio流图:很多模块都是之前写过的,所以只需要写一个key_ctrl模块和顶层模块代码就可以。没有画波形图。出现的问题:由于功能中有加减,所以有可能最开始就按下key_2,让初始数值变成负值,我这里data变量设置为20位宽对应数码管显示模块的接口,所以最开始没有想到这种情况,导致数据直接变为20位的1,出现的数值很大。这里我的解决方法就是设置一个原创 2021-09-16 15:16:02 · 1369 阅读 · 1 评论 -
野火FPGA征途Pro学习笔记(红外遥控)
红外遥控信号传输采用NEC协议,按下遥控器的一个按键时,会发送一帧数据,这一帧数据由引导吗、地址码、地址反码、数据码、数据反码以及一位结束位组成。数据结构引导码:9ms高电平脉冲和4.5ms的低电平。地址码与数据码,低位在前,高位在后。最后是562.5um的脉冲表示信息传输的结束。逻辑1:560us的高脉冲加上1.69ms的低电平组成。逻辑0:560us的高脉冲加上560us的低电平组成。重复码长按时,发送完数据每隔110ms会发送一个重复码,重复码由9ms的高电平和2.25ms的低电平原创 2021-09-13 21:00:49 · 490 阅读 · 0 评论 -
野火FPGA征途Pro学习笔记(DDS信号发生器)
DDS简介Direct Digital SynthersizerDDS是直接数字式频率合成器,是一项关键的数字化技术。与传统的频率合成器相比,DDS具有低成本、低功耗、高分辨率和快速转换时间等优点。简称信号发生器。CLK是整个系统的工作时钟,定义为Fclk。clk_out定义为信号输出,Fout。频率字输入控制输出信号频率的大小,它的值定义为K,K越大,输出信号频率越大。K为不为0的整数。相位字输入,定义为K,控制相位的偏移。靠左的十字圆,相位累加器,DDS的核心,左侧的N表示K的位宽,原创 2021-09-11 19:55:32 · 686 阅读 · 0 评论 -
野火FPGA征途Pro学习笔记(简易频率计)
常用频率测量法:频率测量法、周期测量法、等精度测量法频率测量法:在时间T内对被测时钟信号的时钟周期N进行计数,然后求出单位时间内的时钟周期数,即为被测时钟信号的时钟频率。弊端:单位时间内的时钟数不一定是整数。适用于高频时钟信号测量。周期测量法:先测量出被测时钟信号的时钟周期T,然后根据f=1/T求出被测时钟信号的频率。**弊端:**高频信号可能会出现采集不准的情况。适用于低频时钟信号,若测量高频时钟信号,需要测量多个时钟信号的周期再进行运算。等精度采样法:先由软件闸门设置时间,之后根据被测原创 2021-09-11 11:16:16 · 518 阅读 · 0 评论 -
野火FPGA征途Pro学习笔记(RS485)
RS485简介RS485是双向、半双工通信协议,信号采用差分传输方式,允许多个驱动器和接收器挂接在总线上,其中每个驱动器都能够脱离总线。485与232的每一帧数据结构是一样的。 具有相同的通讯协议。...原创 2021-09-07 20:34:17 · 749 阅读 · 0 评论 -
使用SignalTap II 嵌入式逻辑分析仪在线调试
使用SignaTap II逻辑分析仪在线调试,会占用fpga内部的一些存储资源。使用方法:点击tool中的逻辑分析仪之后将文件进行保存添加系统时钟选择需要调试的信号首先是信号名称,其次是过滤器,这里选择的是综合前的时刻,之后选择查看的层次。最后双击信号就能加载信号。添加需要调试的信号在这里的空白处双击,出现刚才添加系统时钟的界面,再次添加需要调试的信号。...原创 2021-09-07 19:56:59 · 542 阅读 · 0 评论 -
野火FPGA征途Pro学习笔记(RS232)
串口简介UART是一种通用的数据通信协议,是异步串行通信口的简称。它在发送数据时将并行数据转换成串行数据来传输,接受数据时将接收到的串行数据转换为并行数据。包含RS232、RS499、RS423、RS422、RS485等接口标准。RS232缺点:传输距离近,传输速度慢。优点:芯片自带串口功能,方便调试 ;节省I/O口引脚说明RS232的通信协议上图表示为一帧...原创 2021-08-18 10:14:16 · 995 阅读 · 0 评论 -
野火FPGA征途Pro学习笔记(VGA显示驱动)
VGA接口及引脚定义VGA时序标准VGA显示模式及相关参数显示的时钟由=行扫描周期 x 场扫描周期 x 帧率原创 2021-08-13 18:13:21 · 465 阅读 · 0 评论 -
野火FPGA征途Pro学习笔记(IP核)
PWM无源蜂鸣器音调和频率关系原创 2021-07-29 17:13:09 · 2368 阅读 · 0 评论 -
modelsim学习笔记
波形的分组选择全部波形后,ctrl+g原创 2021-06-25 16:50:23 · 1419 阅读 · 0 评论 -
有关Quartus II_17.1使用的学习笔记
如何生成.jic文件打开quartus软件之后,点击如图位置之后的弹窗中选择.jic文件选项之后选择存储的flash型号,这里使用的是野火征途系列开发板,使用的是EPCS16的flash芯片之后点击下面选项框中的 Flash Loader并添加硬件型号这里我们选择如图EP4CE10这个型号的芯片选择好芯片之后,再选择需要生成.jic文件的.sof文件,如图所示之后点击“生成”按键 ,如图之后.jic文件就已经生成完毕了。如何进行程序的固化首先点击如图按钮之后注意勾选这里原创 2021-05-06 20:31:21 · 2697 阅读 · 1 评论 -
verilog 语言学习笔记
verilog 语言学习笔记(不断更新)1.always@()函数括号内容表示敏感条件,比如always@(sel),意义:sel信号发生变化就执行赋值语句。若括号内为*,则表示任何一个信号只要有电平变化都要执行赋值语句。赋值语句一般可以写为:if()…begin…end \else if ()…begin…end...原创 2021-04-29 21:09:44 · 1146 阅读 · 0 评论 -
OLED模块显示自己想要的字和图片
文章目录前言一、汉字取模二、使用步骤1.新建文档2.写入程序总结写在最后前言这篇文章不记录有关OLED的初始化以及工作原理等概念,仅以实用性出发,如何在OLED上显示自己想要的字一、汉字取模我们需要先有一个取模软件,我这里演示的是PCtoLCD2002,实际为白嫖软件。链接:PCtoLCD2002百度网盘提取码:qc22二、使用步骤1.新建文档点击文件→新建之后会弹出这个窗口,输入你想要的尺寸。这里我采取12*12的格式。之后在模式中选择字符模式字宽字高调节为12*12 具原创 2020-09-26 14:39:44 · 9874 阅读 · 8 评论