ARM裸机二

已于 2022-09-10 12:23:46 修改
阅读量345 收藏
点赞数
分类专栏： ARM 文章标签： arm arm开发 嵌入式硬件
于 2022-09-10 10:48:13 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_51247005/article/details/126664993
版权

目录

一、栈

1.1、四种栈

1.2、栈的意义

1.3、各种模式下的栈

二、cache高速缓存

2.1、什么是cache

2.2、cache作用意义

三、重定位和链接脚本

3.1、位置有关编码和位置无关编码

3.2、为什么使用重定位

3.3、程序段

3.4、链接脚本

3.5、重定位

四、RAM和ROM

4.1、RAM特性及分类

4.2、ROM特性及分类

4.3、ROM

4.3.1、扇区和块

4.3.2、Nand

五、shell和环境变量

5.1、shell

5.2、环境变量

一、栈

1.1、四种栈

满栈，空栈，减栈，增栈

ARM中，要求使用满减栈

1.2、栈的意义

c语言中的局部变量是用栈来实现的，如果汇编没有设置栈地址，c代码定义的局部变量就会落空，导致整个程序崩了。

1.3、各种模式下的栈

ARM有37个寄存器，7种模式，每种模式都有自己的SP（r13栈）寄存器

各种模式下用不同的栈，操作系统内核使用自己的栈，每个应用程序也使用自己独立的栈，这样各是各的，就不会说一个栈出错，整个系统崩。

二、cache高速缓存

2.1、什么是cache

cache是一种内存，叫高速缓存。

从容量来说：CPU < 寄存器 < cache < 内存DDR(RAM)

从速度来说：CPU > 寄存器 > cache > 内存DDR(RAM)

2.2、cache作用意义

1.指令是放在flash/硬盘中的，运行时读取到DDR，再从DDR读到寄存器，再由寄存器送给cpu。

2.因为寄存器和DDR之间速度差异太大，DDR的速度远不能满足寄存器的需要（不能满足cpu的需

要，所以没有cache会拉低整个系统的整体速度）

3.cache工作时会把cpu正在运行指令的旁边几句指令事先读到cache。

4.读写cp15实现开关cache

三、重定位和链接脚本

3.1、位置有关编码和位置无关编码

位置有关编码：汇编源文件编码成二进制可执行时编码方式与位置（内存地址）无关

位置无关编码：汇编源文件编码成二进制可执行时编码方式与位置（内存地址）有关

对比：位置无关代码要好一些，适应性强，放在哪里都能正常运行；位置有关代码就必须运行在链接时指定的地址上，适应性差。位置无关码有一些限制，不能完成所有功能，有时候不得不使用位置有关代码。

链接地址：链接时指定的地址（指定方式为：Makefile中用-Ttext，或者链接脚本）
运行地址：程序实际运行时地址（指定方式：由实际运行时被加载到内存的哪个位置说了算）

3.2、为什么使用重定位

uboot启动过程：上电后BL0运行，BL0会加载外部启动设备中的uboot的前16KB（BL1）到SRAM中去运行，BL1运行时会初始化DDR，然后将整个uboot搬运到DDR中，然后用一句长跳转（从SRAM跳转到DDR）指令从SRAM中直接跳转到DDR中继续执行uboot直到uboot完全启动。uboot启动后在uboot命令行中去启动OS。

分散加载：把uboot分成2部分（BL1和整个uboot），两部分分别指定不同的链接地址。启动时将两部分加载到不同的地址（BL1加载到SRAM，整个uboot加载到DDR），这时候不用重定位也能启动。
分散加载其实相当于手工重定位。重定位是用代码来进行重定位，分散加载是手工操作重定位的。

3.3、程序段

1.代码段，数据段，bss段（ZI段），自定义段

2.整个程序的所有东西分成了一个一个的段，给每个段起个名字，然后在链接时就可以用这个名字来指示这些段。也就是说给段命名就是为了在链接脚本中用段名来让段站在核实的位置。

3.段名分为2种：

先天性段名：编译器内部定的，代码段（.text），数据段（.data）非零初始化全局变量，bss段（.bss）零初始化全局变量

后天性段名：自己定义的

3.4、链接脚本

从源码到可执行程序的步骤：预编译、编译、链接、strip（把可执行程序中的符号信息给拿掉）

用来指挥连接器工作的，处理.o文件中的程序段，将其链接成一个可执行程序

链接脚本的关键内容有2部分：段名 + 地址（作为链接地址的内存地址）

SECTIONS {}    这个是整个链接脚本
. 点号在链接脚本中代表当前位置。
= 等号代表赋值

3.5、重定位

1.ldr和adr都是伪指令，区别是ldr是长加载、adr是短加载。
adr指令加载符号地址，加载的是运行时地址；ldr指令在加载符号地址时，加载的是链接地址。

2.用处：uboot分2次运行，BL1加载到SRAM，整个uboot加载到DDR。执行DDR时候需要重定位到指定地址

3.步骤：拷贝代码和数据段，清bss段，长跳转

四、RAM和ROM

4.1、RAM特性及分类

  • 易失性存储器
  • 可随机地址访问，掉电数据丢失
  • DRAM动态存储器，SRAM静态存储器（动态需要软件初始化才能用）
  • DDR就是DDR SDRAM，是SDRAM的升级版

4.2、ROM特性及分类

  • 非易失性存储器
  • 不可随机地址访问，掉电数据不丢失，只能以块为单位访问
  • ROM（PROM，EPROM，EEPROM），Flash（NandFlash，NorFlash），SSD（固态硬盘）
  • SD卡，TF卡，MMC卡等都是NandFlash，只是多了一层封装和接口

4.3、ROM

4.3.1、扇区和块

1.扇区，软盘硬盘一般都是以扇区为单位，读写最小单位为扇区
2.一个扇区可以看成一个块（block）
3.常见块设备有：磁存储设备硬盘，软盘，flash等

4.3.2、Nand

1.Nand的结构可以看成是一个矩阵式存储器，其中被分成一个一个的小块，每一小块可以存储一个bit位，然后彼此以一定单位组合成整个Nand
2.Nand单次访问的最小单位叫Page（页），就是扇区
3.一个block（块）等于若干Page（页）
4.Nand中：Page是读写Nand的最小单位；Block是擦除Nand的最小单位
5.Nand的每个页由2部分组成，譬如K9F2G08中为2K+64字节，64k用来存储ECC数据（错误校验码）、坏块标志等

五、shell和环境变量

5.1、shell

  • shell（壳）：命令解释器，一种应用程序
  • 提供人机交互界面
  • 终端就是一个shell，可以输入命令回车执行
  • uboot启动后大部分时间和工作都是在shell下完成

5.2、环境变量

  • 环境变量可以被认为是系统的全局变量
  • 环境变量就是运行时的配置属性
  • 系统或者我们自己的程序在运行时可以通过读取环境变量来指导程序的运行
  • 环境变量和全局变量不同之处在于：环境变量被存储在Flash中
dz小伟
关注
专栏目录
ARM裸机的知识点总结---------5、汇编写启动代码之 关闭看门狗， 设置栈， 调用c程序， 开icache
vincent3678的博客
07-30 352
Author: 想文艺一点的程序员 自动化专业 工科男 再坚持一点，再自律一点 CSDN@想文艺一点的程序员 来自朱有鹏嵌入式的学习笔记 目录一、汇编写启动代码1、arm裸机的编程思路2、启动代码关闭看门狗（1）什么是看门狗（2）为什么要关看门狗（3）分析硬件物理特性、原理图、数据手册（4）找到看门狗关键性操作SFR（特殊功能寄存器）（5）启动代码start.s关看门狗3、汇编写启动代码之设置栈（1）C语言运行时需要和栈的意义（2）C语言与栈的关系：（3）CPU模式和各种模式下的栈（4）查阅文档并设置栈.
arm 裸机调试环境搭建
tyustli
05-02 1641
qemu 启动与调试
代码中为什么分为代码段、数据段？这和内存访问机制中的段是一回事吗（1）...
chongjun5786的博客
07-05 1789
首先，程序不是一定要分段才能运行的，分段只是为了使程序更加优美。就像用饭盒装饭菜一样，完全可以将很多菜和米饭混合在一起，或者搅拌成一体，哈哈，但这样可能就没什么胃口啦。如果饭盒中有好多小格子，方便将不同的菜和饭区分存放，这样会让我们胃口大开增加食欲。 x86平台的处理器是必须要用分段机制访问...
ZYNQ裸机开发中的Cache问题
qq_40268672的博客
06-16 6762
在裸机开发中，经常会涉及到cache一致性的问题，我们知道，使用Xil_DCacheFlushRange和Xil_DCacheInvalidateRange函数可以解决这个问题，但是Xil_DCacheInvalidateRange使用时有一些注意事项，之前没注意，导致一些莫名奇怪的错误，故在此记录一下。 我们知道，在cache和DDR之间数据传输的基本单位是Cache Line,因此，在使用Xil_DCacheInvalidateRange时，无论是起始地址，还是要Invalidate的长度，都必须是Ca
Zynq Cache问题的解决方法
我的blog屋
11-17 3368
转自：https://blog.csdn.net/Andy_ICer/article/details/111546036 ​ 在进行PS-PL之间的DMA传输时，不可避免会遇到Cache问题。今天在这里讲一下Cache的解决方法。其中参考了forums.xilinx.com的处理方法。 首先解释为什么DMA会引入Cache问题（专业名称为Cache一致性问题）。 PS和PL都在独立运行，PS通过DDR控制器来对DDR存储器进行访问，为了加速，常常将一些数据缓存（Cache），而且不是针对
ARM裸机开发
12-01
ARM裸机开发是嵌入式系统领域中的一个重要环节，它是指在没有操作系统支持的情况下，直接在硬件平台上编写和运行程序。对于硬件和驱动开发人员来说，掌握ARM裸机开发技术至关重要，因为它能帮助他们深入理解处理器的...
ARM 裸机-NXP 官方 SDK 使用-VScode 工程-4-ledc-sdk
最新发布
04-27
这通常涉及设置开发环境、编译代码、烧录到ARM裸机上，以及观察LED的响应。 **知识点详解：** 1. **ARM架构**：ARM是Advanced RISC Machines的缩写，是一种广泛使用的精简指令集计算机（RISC）架构，以其低功耗和...
ARM裸机篇4.docx
08-17
总之，EPIT定时器在ARM裸机编程中扮演着重要角色，它可以提供精确的定时中断，常用于系统时钟同步、周期性任务调度、硬件事件触发以及如按键消抖等实用功能。正确理解和配置EPIT定时器对于高效、可靠的嵌入式系统...
ARM裸机驱动开发说明书.pdf
05-07
- **配置步骤**：为了确保生成的二进制文件能够在ARM裸机上成功运行，需要进行以下配置： - 在`Release setting`中设置`Target setting`为`ARM from ELF`。 - 在`ARM Assembler`和`ARM C Compiler`的`Target/...
嵌入式开发中Cache问题的解决方法
shizhibuyi1234的博客
07-04 1016
我们知道，在ARM架构体系下，一切皆地址。一片512MB的DDR3对应的不过也是一串长度为512M字节的地址
icache和dcache
热门推荐
qq_34888036的博客
07-01 1万+
那么，什么是icache呢 它是一种内存，虽然目前接触了好几种内存，寄存器，DDR等，它们在物理上的工作原理虽然不同，但是访问属性却很像。 在速度上 CPU &gt; 寄存器 &gt; Cache &gt; DDR 在容量上 CPU &lt; 寄存器 &lt; Cache &lt; DDR 整个系统中，CPU的供应链由：寄存器+cache+DDR+硬盘/flash 四阶组成 icac...
ARM 中常用的段分类说明
atower_boy的专栏
03-18 1435
<br /> <br />Arm 系统中常用的段分类说明 <br /> <br />.text段是代码段。它用来放程序代码（code）。它通常是只读的。 <br />.data段是数据段。它用来存放初始化了的（initailized）全局变量（global）和初始化了的静态变量（static）。它是可读可写的。 <br />.bss段是全局变量数据段。它用来存放未初始化的（uninitailized）全局变量（global）和未初始化的静态变量（static）。它也是可读可写的。bss是英文Block St
Arm cache 研究
bournechen的专栏
12-02 9247
Cache的工作原理 　  Cache的工作原理是基于程序访问的局部性。     对大量典型程序运行情况的分析结果表明，在一个较短的时间间隔内，由程序产生的地址往往集中在存储器逻辑地址空间的很小范围内。指令地址的分布本来就是连续的，再加上循环程序段和子程序段要重复执行多次。因此，对这些地址的访问就自然地具有时间上集中分布的倾向。     数据分布的这种集中倾向不如指令明显，但对数组的存储和访问以及
【ARM Cache 与 MMU/MPU 系列文章 1 -- Cache基础概念学习】
CodingCos的博客
11-04 2509
Cache 通常按照层级分类，比如常见的 L1 Cache/L2 Cache/L3 Cache …：通常 L1 Cache 又分为ICache(instruction Cache) 和DCache其中 ICache 用于缓存 CPU 执行的指令;其中 DCache 用于缓存 CPU 所使用的数据。
多级cache之间的替换(缓存)策略
baron-周贺贺-代码改变世界ctw
03-12 3639
1、L1 cache的替换策略是什么，L2和L3的呢 2、哪些的替换策略是由硬件决定的(定死的，软件不可更改的)，哪些的替换策略是软件可以配置的？ 3、在经典的 DynamIQ架构 中，数据是什么时候存在L1 cache，什么时候存进L2 cache，什么时候又存进L3 cache，以及他们的替换策略是怎样的？ 比如什么时候数据只在L1？ 什么时候数据只在L2？ 什么时候数据只在L3？ 还有一些组合，比如什么时候数组同时在L1和L....
ARM裸机开发-bootloader-代码搬移从SRAM到DRAM
03-02 1640
本部分分两部分去阐述： 1、ARM启动流程 2、编写代码 一、2440：一上电，就从Nand中取出4KB的代码到SRAM中stepping stone运行，并对内存进行初始化。而后将Nand中代码全部复制到内存中。 6410：一上电，SROM中的BL0会将Nand中8KB的代码搬移到SRAM中stepping stone运行，并对内存进行初始化。而后将Nand中代码全部复制到内存中，剩余代
ARM裸机的知识点总结（5）------汇编初始化启动代码，重定位和链接脚本，SDRAM
Vincen___的博客
12-25 1649
一、汇编初始化启动代码 （1）汇编写启动代码之关看门狗 1、什么是看门狗？ 看门狗（watch dog timer 看门狗定时器）。大家想象这样一个场景：家门口有一只狗，这个狗定时会饿（譬如说2小时一饿），狗饿了会胡乱咬死人。人进进出出要想保证安全必须提前喂狗（必须在上次喂过后的2小时内喂狗才行）。如果超时没喂狗就会被咬死，如果提前喂狗没关系，但是本次喂狗时间就会从这里开始计算。 现实中因为一些外部因素，电子设备经常会跑飞或者死机（譬如极端炎热、极端寒冷、工业复杂场合）。在这种情况下我们希望设备自动复位而不
cache与计算机cpu是什么关系,小知识：理解Cpu中的Cache存在的必要性，和主板上内存的联系...
weixin_35838394的博客
07-31 3535
对于Cpu来说，我们经常最关心的是频率以及缓存。缓存就是Cpu中的Cache，现在的主流Cpu都会有三级cache(下图一颗i5三代Cpu的数据)，比如intel的i5 8400第三级cache有9MB，AMD的R5 2600第三级cache有16MB。那么，为什么Cpu需要cache的存在？cache和主板上内存有什么联系？cache的容量大小是否是越大越好？CPU-Z查看某Cpu参数Cache...
ARM64内存布局总结
Joe的专栏
01-10 3346
综述：     kernel image在被bootloader或者UEFI加载后，最终会跳到kernel的入口代码处，顺便将一些参数传给内核。kernel的启动包括两个阶段，分别由两个head.S描述。第一个阶段是内核的解压缩和重定位，第二阶段从stext开始，主要完成的工作有：参数检查，创建初始化页表，设置C代码运行环境，为跳转到内核第一个真正的C函数start_kernel做准备。所以，第...
ARM裸机驱动开发实战指南
"ARM裸机驱动开发说明书.pdf" 这篇文档主要针对ARM裸机驱动开发，以三星S3C2410/2440处理器为平台，为初学者提供了详细的指南。作者通过自身的学习经验，强调了从硬件原理图入手的重要性，指出一旦对硬件有了一定的...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

dz小伟

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值