小梅哥Xilinx FPGA学习笔记7——语法(阻塞与非阻塞赋值)

目录

一、第一种方法

1、设计文件

2、原理图

二、第二种方法

1、设计文件

2、原理图

三、第三种方法

1、设计文件

2、原理图

四、第四种方法

1、设计文件

2、原理图

五、总结


一、第一种方法

注意:

在做时序逻辑的时候,一律使用“<=”z这种非阻塞赋值写法。

在做组合逻辑的时候,一律使用“=”这种阻塞赋值写法。

阻塞赋值与非阻塞赋值,只有在时序逻辑中才有

//不是阻塞赋值,也不是非阻塞赋值,因为是组合电路
always@(a,b,c)begin //相当于always@(*)
        case({a,b,c})//位拼接,{a,b,c}三位信号
            3'b000:out = 8'b0000_0001;
            3'b001:out = 8'b0000_0010;
            3'b010:out = 8'b0000_0100;
            3'b011:out = 8'b0000_1000;
            3'b100:out = 8'b0001_0000;
            3'b101:out = 8'b0010_0000;//3'd5 :out = 8'b0010_0000
            3'b110:out = 8'
  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值