小梅哥Xilinx FPGA学习笔记7——语法（阻塞与非阻塞赋值）

目录

一、第一种方法

1、设计文件

2、原理图

二、第二种方法

1、设计文件

2、原理图

三、第三种方法

1、设计文件

2、原理图

四、第四种方法

1、设计文件

2、原理图

五、总结

---

一、第一种方法

注意：

在做时序逻辑的时候，一律使用“<=”z这种非阻塞赋值写法。

在做组合逻辑的时候，一律使用“=”这种阻塞赋值写法。

阻塞赋值与非阻塞赋值,只有在时序逻辑中才有

//不是阻塞赋值，也不是非阻塞赋值，因为是组合电路
always@(a,b,c)begin //相当于always@(*)
        case({a,b,c})//位拼接，{a,b,c}三位信号
            3'b000:out = 8'b0000_0001;
            3'b001:out = 8'b0000_0010;
            3'b010:out = 8'b0000_0100;
            3'b011:out = 8'b0000_1000;
            3'b100:out = 8'b0001_0000;
            3'b101:out = 8'b0010_0000;//3'd5 :out = 8'b0010_0000
            3'b110:out = 8'