Buaa-logisim基础时序逻辑电路

最新推荐文章于 2025-03-19 13:33:16 发布
最新推荐文章于 2025-03-19 13:33:16 发布
阅读量2.2k 收藏 12
点赞数 3
分类专栏： logisim 文章标签： 硬件 硬件工程 fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_52235570/article/details/120788982
版权
本文详细介绍了基于Buaa-logisim的时序逻辑电路，包括RS锁存器、D锁存器及其优化后的D触发器。通过电路分析和logisim实例，阐述了时序逻辑电路的工作原理和问题解决，重点讨论了D触发器的四种实现方式，引入了使能端和复位功能。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

文章目录

Buaa-logisim基础时序逻辑电路

前言

  1. 本文顺序参考的是🐂老师教学PPT，但对一些细节方面有优化，主要解决了🐂老师上课讲不清楚PPT也没写清楚的bug
  2. 同以前博客，一些基础概念性和过于简单的内容不会提及，博客主要方式以电路分析+logisim实例实现为主
  3. 本文大部分时钟采用引脚代替是因为需要使用电路封装。

时序逻辑简介

时序逻辑电路，最大的特点就是电路输出由输入和电路当前状态共同决定（类似Mealy有限状态机的定义，但略有不同，之后会讲解）

第二个小特点就是与时钟沿的密切关系，同步时序电路状态均在时钟沿才发生改变

RS锁存器

是许多时序逻辑电路的基础，本文实现的各种D触发器、寄存器、有限状态机等均以其为基础

问题1：为何叫RS锁存器？

答：R（RESET）S（SET）锁存器，基本功能是存储输出，具有两个输入引脚R、S，R的作用是重置输出端Q为0，S的作用则是赋值输出端Q为1

logisim实现

4类输入输出情况

R S 输出Q 功能
0 0 Q p r
最低0.47元/天 解锁文章
组成原理实验 Logisim 同步时序逻辑电路设计实验 Hust
qq_43434682的博客
06-03 3867
1. 并行加载寄存器 四位 十六位 2.四位BCD计数器 计数器 状态转换 输出函数 3.码表计数器
（二）运动码表计时电路Logisim电路原理图和Verilog HDL + DE2-70开发板实现
TATYBOY的博客
06-14 6344
首先，感谢MOOC华中科技大学谭志虎老师的计算机硬件设计课程！这套课程学习下来,帮助我理解了当时学习数字逻辑课程中存在的许多困惑！！ 硬件菜鸡一枚，本人硬件课程设计遇到的，特此记录下来，作为自己的学习记录，同时希望给还在挠头的同学一点参考，起到抛砖引玉的效果。废话少说！！正文来了！！！！ **第一步：**先在logisim中绘制电路原理图，运动码表的计时电路输出为16位的二进制数据，因此需要4个4位的BCD码计数器，从高到低，依次来表示分的十位、分的个位、秒的十位、秒的个位、其中，秒的十位为0到5的计数器，
北航计算机组成原理课程设计-2020秋 PreProject-Logisim-时序逻辑电路
JeremyZhao1998的博客
10-09 9074
北航计算机学院-计算机组成原理课程设计-2020秋，PreProject-Logisim-Logisim组合逻辑电路-时序逻辑电路。 北航计算机学院的计算机组成原理课程设计，是高度实践性的专业课程，一共会有P0~P9九个project，以及进入project之前的预备知识。
Logisim实验--计组(保姆级教程)-汉字国标码转区位码实验-汉字机内码获取实验-偶校验编码设计-偶校验解码电路设计-16位海明编码电路设计
wirepuller_king的博客
03-19 3440
Logisim实验--计组，汉字国标码转区位码实验-汉字机内码获取实验-偶校验编码设计-偶校验解码电路设计-16位海明编码电路设计
数字逻辑——时序电路设计（下）
m0_74316503的博客
12-01 1972
数字逻辑是一门涉及数字电路设计和逻辑原理的课程，主要研究如何应用数字电路实现数字系统的逻辑功能。数字系统是指由数字电路组成的系统，其逻辑功能通常由逻辑门、触发器等逻辑部件组成。在数字逻辑课程中，学生将学习数制和编码、逻辑代数基础、组合逻辑电路的分析与设计、同步时序逻辑电路分析、异步时序逻辑电路的分析与设计、可编程逻辑器件PLD、数字系统设计等内容。这些内容将帮助学生掌握数字电路的设计和分析方法，以及如何应用数字逻辑原理实现各种数字系统的逻辑功能。
数字逻辑101、011序列状态图
战士小小白的博客
11-08 8074
周一数字逻辑课上练习写的“101序列”、“011序列”状态图， 供同学们参考一下，由状态图画出状态表也是比较简单的， 课上没来得及画，在这我也就不花了，期末复习的时候给大家补上。 （上周六数字逻辑实验课做的也是101序列） ...
Logisim 现代时序实验
xz_wd的博客
06-23 2182
** Logisim 现代时序实验** 废话不多说上图 指令译码器 查找逻辑 填表用十进制，示例用的是16进制复制这里的表达式填入在建立电路 条件判别测试逻辑 单总线CPU微程序控制器设计 控制寄存器中的值 单总线CPU设计 直接导入视频中所说的文件 硬布线状态机 按照图示的表达式输入，然后建立电路 硬布线控制机 控制存储器 ...
buaa计组logisim
最新发布
03-22
其图形界面友好，支持基本门电路、组合逻辑、时序逻辑的设计与验证。通过该工具，学生能够直观地观察到输入输出的变化过程，从而加深对理论知识的理解[^1]。 #### 2. **Logisim 在计组实验中的应用场景** 根据课程...
2021 buaa 计组上机P0 logisim 3道课上考试题
weixin_41892813的博客
10-26 3040
每年题目都不一样，但看看往年题可以帮助查缺补漏 第一题：组合逻辑设计 4人（1个组长和3个组员）对议题进行投票表决。组长有一票否决权。如果组长一票否决，则议题被否决。如果组长正常投票（同意、反对或者弃权），则统计同意的人数和反对的人数。当同意人数大于反对人数，则议题通过，否则议题被否决。 请设计组合逻辑电路，实现这样子的一个投票表决器 同意 反对 弃权 一票否决 组长信号 00 01 10 组员信号 00 01与11 10 第2题 时序逻辑电路设计 设计一个Mealy型电路，若序列的
使用logisim设计简易CPU
热门推荐
qq_37937830的博客
06-21 4万+
声明： 设计图纸来自以下链接的博客，这篇文章是按照自己的想法重构了一下设计思路，写了一些自己的理解。 https://www.cnblogs.com/kingduan/p/4054484.html#_Toc402178283 前言        或许我们一直有一种疑惑，计算机是怎样运行起来，他是怎样通过处理不同的任务与命令完成人脑不轻易可为的复杂运算，...
数字逻辑课程设计（一）：数字时钟——logisam模拟实现
SSnTi的博客
08-16 5827
数字时钟（文章末提供完整电路+logisam工具） 功能 ① 所设计的数字时钟能够根据脉冲信号进行正常工作； ② 能对时钟进行校准操作； ③ 能够进行整点报时； 实现原理 1）分频器 其目的是能够对脉冲信号进行分频，降低脉冲信号的频率，使之能更加接近真实的时钟频率。 其原理是通过将原始脉冲信号进行十进制计数，并对十进制计数器的输出信号作为另一个十进制计数器的输入。这样每经过一个十进制计数器就会将原始的脉冲信号进行十分频。所以当所给的原始脉冲信号是2000HZ时，就可以将该脉冲信号依次经过三个十进制计数器，最
使用Logisim来创建一个16位多时钟周期CPU
02-17
使用Logisim来创建一个16位多时钟周期CPU。实现基本的CPU指令。SUB，AND，OR等10多个。
时序发生器设计实验与简单模型机
03-24
1. 时序发生器设计实验中，如何实现T4…T1? 2. 时序发生器是如何控制T1..T4的波形？ 3. 微程序控制器实验中，四条机器指令如下所示： （1） 写出每一条机器指令对应的微程序段 （2） 根据流程图以及代码表，写出每一段微程序中每条微指令所完成的的微操作/微命令序列。 （3） A、B、C字段的含义是什么？ （4） 高五位字段代表什么含义 4. 微程序控制器实验中，微指令的长度、微地址的长度各是多少？ 5. 控制存储器如何进行存储的？ 6. 控制IN单元进行写入时，如何利用ST进行操作的？
北航计组P0-Logisim简单部件与状态机
12-31
使用Logisim搭建一个除数为四位，原数据帧为8位的CRC校验码计算电路；一个四位运算单元ALU；一个GRF；一个Melay型有限状态机 检测串行输入字符串中的能匹配正则表达式b{1,2}[ac]{2}的子串并输出。
数字逻辑电路课程设计报告 课题：数字钟
09-24
基本要求 1) 设计一个有“时”、“分”、“秒”（23h59m59s）十进制显示，“秒”使用发光二极管闪烁显示，同时成为小时与分钟的显示分隔。 2)具有校时电路，对当前时间进行校时。具有校时、校分、校秒功能。 3) 用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试。 4）画出框图和逻辑电路图，写出设计、实验总结报告。 4）选做 a)闹钟系统 b) 整点报时功能。在59分59秒时输出1000Hz信号，音响持续1秒，在1000Hz音响结束时刻为整点。 5）提示： 由石英晶体振荡器、分频器、计数器、译码器、显示器和校时电路组成，石英晶体振荡器产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器显示时间。
计组第一步_时序电路
Tweety_C的博客
11-03 1576
与组合电路相比，时序电路具有“记忆”功能。 一、锁存器和触发器 基本RS锁存器：具有保持、置0、置1的功能。输入信号可以直接控制输出。 钟控RS锁存器：（RS不能同时为1），由时钟信号CP有效时状态随输入变化。 D锁存器：消除了钟控RS锁存器的不确定状态，将双输入改为单输入。对电平敏感。 D触发器：由两个反向钟控D锁存器构成，由时钟边沿触发 寄存器：几位的寄存器，就由共享时钟信号的几个
计组实验：logisim入门实验
m0_56098553的博客
11-12 2万+
（3）在“表达式”选项卡下，单击输出“Out1”，将Excel中Out1对应的表达式复制到文本框中，如图1-4所示。（3）在LED计数测试电路中调用（鼠标单击LED计数电路）封装好的子电路，并增加按钮和LED指示灯组件（在输入输出库中），进行适当连线，并给出按钮的编号。（1）打开Logisim.circ文件，在LED计数电路中，利用或门、输入输出引脚绘制LED电路，如下图所示，并给出各引脚的标签。（3）编辑真值表的值。（1）选择“5输入编码器”，单击“工程”菜单下的“分析电路”命令，打开组合分析对话框。
数字电路课程设计-logisim-电子时钟
wdmzsgfx的博客
08-28 7136
采用Logisim软件，完成电子钟电路绘制及电子钟功能仿真调试
数字逻辑——时序电路设计（Extra）
m0_74316503的博客
12-04 832
在f题基础之上，我们重新设计了一个8X10存储器并利用此设计了一个10X10的具有存储功能的显示屏。Logisim提供的存储单元（如封装好的D触发器、计数器、移位寄存器、存储器阵列）Logisim提供的运算器（如封装好的加法器和复用器）、带译码器的七段数码管。本实验采用Logisim电路仿真平台。在使用Logisim设计本实验。在设计8X10存储器时有部分障碍导下问题完美解决。各部分实验正常运行达到预期目标，实验圆满完成！要求的数字电路的时候，
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值